P阱CMOS芯片制作工艺设计
CMOS工艺流程讲解
CMOS工艺流程讲解CMOS（互补金属氧化物半导体）是一种集成电路制造工艺，它采用了一个特殊的技术，将p型和n型金属氧化物半导体结合起来形成互补结构。
CMOS工艺在现代电子行业中得到广泛应用，其优势包括低功耗、高集成度和低噪声。
首先是沉积步骤。
在沉积步骤中，将硅片放置在真空室中，然后使用化学气相沉积（CVD）或物理气相沉积（PVD）的方法，在硅片表面上沉积一层薄膜。
这一步骤通常用于形成电阻器、电容器和金属线等元件。
接下来是光刻步骤。
在光刻步骤中，将光刻胶涂在硅片上，然后使用光刻机将特定的图案投射到光刻胶上。
通过控制光的入射角度和光的波长，可以将光刻胶中的图案传递到硅片上。
这一步骤用于定义晶体管和其他元件的形状和位置。
然后是刻蚀步骤。
在刻蚀步骤中，使用化学或物理方法将硅片上不需要的材料去除。
这一步骤可以通过湿法刻蚀或干法刻蚀来实现。
湿法刻蚀使用化学液体来溶解或氧化硅片上的材料。
干法刻蚀则使用等离子体或离子束来去除材料。
刻蚀步骤的主要目的是形成晶体管、连线和容量电极等结构。
接下来是掺杂步骤。
在掺杂步骤中，将特定的杂质加入到硅片中，改变硅片的导电性质。
掺杂可以通过离子注入或扩散来实现。
离子注入是将高能离子注入到硅片中，以改变硅片的导电性。
扩散是将杂质物质放置在硅片上，并通过高温使其扩散到硅片中。
掺杂步骤的目的是形成电阻、电容和电流源等元件。
然后是退火步骤。
在退火步骤中，加热硅片使其结构稳定，并消除在之前步骤中产生的扭曲和杂质。
退火步骤通常在高温下进行，并可以使用氮气或氢气来控制退火的速度和温度。
最后是耦合步骤。
在耦合步骤中，将不同的CMOS电路连接在一起，形成集成电路。
连接可以通过金属线、电容和寄生二极管来实现。
耦合步骤通过形成电压转换器、放大器和逻辑门等功能模块来完成整个电路。
总的来说，CMOS工艺流程是一个复杂的过程，包括沉积、光刻、刻蚀、掺杂、退火和耦合等步骤。
通过这些步骤，可以制造出低功耗、高集成度和低噪声的CMOS集成电路。
CMOS制造工艺流程介绍
研究生课程报告题目CMOS制造工艺流程介绍学生姓名鲁力指导教师学院物理与电子学院专业班级电子1602班研究生院制2017年4月CMOS制造工艺流程介绍CMOS的制作过程需要经过一系列复杂的化学和物理操作过程最后形成具有特定功能的集成电路。
而做为一名集成电路专业的学生，如果对于半导体制造技术中具有代表性的CMOS制造工艺流程有个简单的了解，那么对将来进入集成电路行业是有很大帮助的。
同时我也认为只有了解了CMOS的工艺才会在硬件电路设计中考虑到设计对实际制造的影响。
通过查找相关资料，我发现CMOS制造工艺流程非常复杂，经过前面学者的简化主要由14个步骤组成，如下所示：（1）双阱工艺注入在硅片上生成N阱和P阱。
（2）浅槽隔离工艺隔离硅有源区。
（3）多晶硅栅结构工艺得到栅结构。
（4）轻掺杂(LDD)漏注入工艺形成源漏区的浅注入。
（5）侧墙的形成保护沟道。
（6）源漏(S/D)注入工艺形成的结深大于LDD的注入深度。
（7）接触(孔)形成工艺在所有硅的有源区形成金属接触。
（8）局部互连(LI)工艺。
（9）通孔1和钨塞1的形成（10）金属1(M1)互连的形成。
（11）通孔2和钨塞2的形成。
（12）金属2(M2)互连的形成。
（13）制作金属3直到制作压点及合金。
（14）工艺是参数测试，验证硅片上每一个管芯的可靠性。
由于这个CMOS制造工艺的流程太复杂，我主要对其中的部分重要工艺做一些介绍。
1、双阱注入工艺我们都知道n阱工艺是指在N阱CMOS工艺采用轻掺杂P型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，而在P型硅衬底上制作NMOS 晶体管；而p阱工艺是指在p阱CMOS工艺采用N型单晶硅作为衬底，在衬底上做出p阱，用于制作nMOS晶体管，而在n型硅衬底上制作pMOS晶体管。
如果要双阱注入在硅片上生成N阱和P阱。
那么只能N阱工艺和P阱工艺结合在双阱cmos工艺采用p型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，在衬底上做出p阱，用于制作nMOS晶体管。
CMOS制造工艺流程介绍
研究生课程报告题目CMOS制造工艺流程介绍学生姓名鲁力指导教师学院物理与电子学院专业班级电子1602班研究生院制2017年4月CMOS制造工艺流程介绍CMOS的制作过程需要经过一系列复杂的化学和物理操作过程最后形成具有特定功能的集成电路。
而做为一名集成电路专业的学生，如果对于半导体制造技术中具有代表性的CMOS制造工艺流程有个简单的了解，那么对将来进入集成电路行业是有很大帮助的。
同时我也认为只有了解了CMOS的工艺才会在硬件电路设计中考虑到设计对实际制造的影响。
通过查找相关资料，我发现CMOS制造工艺流程非常复杂，经过前面学者的简化主要由14个步骤组成，如下所示：（1）双阱工艺注入在硅片上生成N阱和P阱。
（2）浅槽隔离工艺隔离硅有源区。
（3）多晶硅栅结构工艺得到栅结构。
（4）轻掺杂(LDD)漏注入工艺形成源漏区的浅注入。
（5）侧墙的形成保护沟道。
（6）源漏(S/D)注入工艺形成的结深大于LDD的注入深度。
（7）接触(孔)形成工艺在所有硅的有源区形成金属接触。
（8）局部互连(LI)工艺。
（9）通孔1和钨塞1的形成（10）金属1(M1)互连的形成。
（11）通孔2和钨塞2的形成。
（12）金属2(M2)互连的形成。
（13）制作金属3直到制作压点及合金。
（14）工艺是参数测试，验证硅片上每一个管芯的可靠性。
由于这个CMOS制造工艺的流程太复杂，我主要对其中的部分重要工艺做一些介绍。
1、双阱注入工艺我们都知道n阱工艺是指在N阱CMOS工艺采用轻掺杂P型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，而在P型硅衬底上制作NMOS晶体管；而p阱工艺是指在p阱CMOS工艺采用N型单晶硅作为衬底，在衬底上做出p阱，用于制作nMOS晶体管，而在n型硅衬底上制作pMOS晶体管。
如果要双阱注入在硅片上生成N阱和P阱。
那么只能N阱工艺和P阱工艺结合在双阱cmos工艺采用p型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，在衬底上做出p阱，用于制作nMOS晶体管。
P阱CMOS芯片制作工艺设计资料
NMOS管参数设计与计算
•由
BV GS 25V
得
E t BV
OX ox
GS
tox 25/ EOX 417A0
从而有：
COX OX / tox
3.9 8.851014 / 4.17 106
8.28108 F / cm
XUT School of sciences
NMOS管参数设计与计算
•饱和电流： IDSat WunCox VGS VT 2 / 2L 1mA
W / L 2103 /(6008.28108 32 ) 4.47
•跨导：
g m WunCOX (VGS VT ) / L 2ms W / L 2103 /(3 6008.28108 ) 13.4
•于是取：W/L 13.4
XUT School of sciences
NMOS管参数设计与计算 •由截止频率： fmax un (VGS VT ) / 2L2 3GH Z
知：L 3.1um
由 BVDS 35V 和经验公式：BVDS 60(Eg /1.1)3/2(NB /1016)3/4
知： N A 2.13 1016 cm3
知：N D 2.13 1016 cm3
XUT School of sciences
PMOS管参数设计与计算
•又因为阈值电压： VTp QSD / Cox QSS / Cox 2fn ms
•其中： QSD qND XdT XdT (4fn / NDq)1/2
fn KTIn (ND / ni ) / q
P阱CMOS芯片制作工艺设计
制作：韩光、黄云龙、 黄文韬
设计任务
P阱 CMOS芯 片制作工
【精品】P阱CMOS工艺23页PPT
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗曼·罗兰
▪
28、知之者不如好之者，好之者不如乐之者。的决心能够抵得上武器的精良。——达·芬奇
▪
30、意志是一个强壮的盲人，倚靠在明眼的跛子肩上。——叔本华
谢谢！
23
【精品】P阱CMOS工艺
41、俯仰终宇宙，不乐复何如。 42、夏日长抱饥，寒夜无被眠。 43、不戚戚于贫贱，不汲汲于富贵。 44、欲言无予和，挥杯劝孤影。 45、盛年不重来，一日难再晨。及时 当勉励 ，岁月 不待人 。
▪
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
P阱CMOS工艺
以金属-氧化物-半导体（MOS）场效应 晶体管为主要元件构成的集成电路 。简 称MOSIC 。1964年研究出绝缘栅场效 应晶体管。直到1968年解决了MOS器件 的稳定性，MOSIC得到迅速发展。
MOS具有以下优点
• 与双极型集成电路相比，MOSIC具有以下 优点：①制造结构简单，隔离方便。②电 路尺寸小、功耗低适于高密度集成。③ MOS管为双向器件，设计灵活性高。④具 有动态工作独特的能力。⑤温度特性好。 其缺点是速度较低、驱动能力较弱。一般 认为MOS集成电路功耗低、集成度高，宜 用作数字集成电路；双极型集成电路则适 用作高速数字和模拟电路。
P阱CMOS工艺
• 阱的定义:在衬底上形成的、掺杂类型与衬 底相反的区域称为阱或称为盆. • P阱CMOS原始衬底采用n型,注入p(浓度比 N衬底高5~~10倍)型杂质形成P阱. • P阱CMOS工艺适于制备静态逻辑电路. • 光刻定义:是一种图形复印和化学腐蚀相结合的
精密表面加工技术(是集成电路工艺中的关键性技 术)(图形转移过程).
P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬底，在其上 制作P阱。NMOS管做在P阱内，PMOS管 做在N型衬底上。P阱工艺包括用离子注入 或扩散的方法在N型衬底中掺进浓度足以中 和N型衬底并使其呈P型特性的P型杂质， 以保证P沟道器件的正常特性。
P阱CMOS工艺
P阱杂质浓度的典型值要比N型衬底中的高 5~10倍才能保证器件性能。然而P阱的过度 掺杂会对N沟道晶体管产生有害的影响，如 提高了背栅偏置的灵敏度，增加了源极和 漏极对P阱的电容等。
P阱CMOS工艺
• 电连接时，P阱接最负电位，N衬底接最正电位，S器 件之间的相互隔离。P阱CMOS芯片剖面示意图见 下图。
微电子技术经验综合实践P阱CMOS芯片制作工艺设计
微电子技术经验综合实践P阱CMOS芯片制作工艺设计微电子技术经验综合实践是一个非常重要的环节，它能够让我们将课堂上学到的知识真正应用到实际生产中。
在这个综合实践中，我选择了P 阱CMOS芯片制作工艺设计作为我的主题。
下面我将详细介绍我在这个实践过程中所做的工作。
首先，我进行了对P阱CMOS芯片制作工艺设计的相关研究。
通过查阅大量的文献资料和学习课堂上的知识，我了解到P阱CMOS芯片制作工艺设计是将P阱工艺和CMOS工艺相结合，以实现高性能、低功耗和高集成度的芯片设计。
在这个过程中，我学习了P阱工艺的基本原理和CMOS 工艺的基本流程，并深入了解了P阱CMOS芯片制作中各个工艺步骤的原理和要点。
接下来，我进行了P阱CMOS芯片制作工艺设计的实践操作。
首先，我根据设计要求，使用EDA软件绘制了P阱CMOS芯片的布图。
然后，我根据布图设计，确定了P阱CMOS芯片的工艺流程，并制定了详细的工艺参数和工艺步骤。
在实践过程中，我特别注意了P阱区域的掺杂和沉积工艺，以及与P阱区域相关的金属电极和接线的设计和制作。
在进行实践操作的同时，我还进行了相关的测试和分析。
通过使用测试仪器和设备，我对制作好的P阱CMOS芯片进行了电学测试和物理性能的评估。
我关注了P阱CMOS芯片的功耗、速度、噪声等性能指标，并进行了数据统计和分析。
通过这些测试和分析，我能够判断制作的P阱CMOS芯片是否符合设计要求，以及可以进一步优化和改进的地方。
最后，我对整个实践过程进行了总结和反思。
通过这个实践过程，我深入了解了P阱CMOS芯片制作工艺设计的原理和方法，并提高了设计和操作的能力。
同时，我也认识到了在实践中遇到的问题和困难，以及解决问题的方法。
在未来的学习和工作中，我将继续努力，不断提高自己的技能和能力。
总的来说，P阱CMOS芯片制作工艺设计是一个非常有挑战性和有意义的实践项目。
通过这个实践项目，我不仅学到了很多理论知识，还提高了实践操作技能。
CMOS制作基本工艺
CMOS制作基本步骤CMOS的制作步骤是需要经过一系列的复杂的化学和物理操作最终形成集成电路。
而做为一名集成电路版图（ic layout）工程师，对于这个在半导体制造技术中具有代表性的CMOS工艺流程有个系统的了解是有很大帮助的。
个人认为只有了解了工艺的版工才会在IC Layout的绘制中考虑到你所画的版图对流片产生的影响。
芯片制造厂（Fab）大概分为：扩散区，光刻区，刻蚀区，离子注入区，薄膜区和抛光区。
扩散是针对高温工艺，光刻利用光刻胶在硅处表面刻印，刻蚀将光刻胶的图形复制在硅片上，离子注入对硅片掺杂，薄膜区淀积介质层和金属层，抛光主要是平坦化硅片的上表面。
简化的CMOS工艺由14个生产步骤组成：（1）双阱注入在硅片上生成N阱和P阱。
（2）浅槽隔离用于隔离硅有源区。
（3）通过生长栅氧化层、淀积多晶硅和刻印得到栅结构。
（4）LDD注入形成源漏区的浅注入。
（5）制作侧墙在随后的源、漏注入当中保护沟道。
（6）中等能量的源、漏注入，形成的结深大于LDD的注入深度。
（7）金属接触形成硅化物接触将金属钨和硅紧密结合在一起。
（8）局部互连形成晶体管和触点间的第一层金属线。
（9）第一层层间介质淀积，并制作连接局部互连金属和第一层金属的通孔1。
（10）用于第一次金属刻蚀的第一层金属淀积金属三明治结构并刻印该层金属。
（11）淀积第二层层间介质并制作通孔2。
（12）第二层金属通孔3淀积第二层金属叠加结构，并淀积和刻蚀第三层层间介质。
（13）第三层金属到压点刻蚀、合金化重复这些成膜工艺直到第五层金属压焊淀积完毕，随后是第六层层间介质和钝化层的制作。
（14）最后一步工艺是参数测试，验证硅片上每一个管芯的可靠性。
在之前的文章中以一个PMOS和一个NMOS构成的反相器为例，简单的分步介绍了CMOS制作的基本步骤，整个流程就是对上述步骤的详细解说。
不同的是（9）（10）被合在一起介绍，（11）（12）（13）被合在一起介绍，而（14）则没有列入到详解步骤中。
阱
（2）
（3） （1）器件分割，插入阱连接 （2）沿顶部设置阱连接区 （3）环器件四周设置连接区
10
阱的图形制作
❖ ＣＭＯＳ集成电路是通过把电路版图不同层 的图形制作到硅晶片上来实现的。下面来看 看将各个需要的图形制作在晶片上所采用的 基本步骤。
2020/3/2
11
光敏图形制作的一般步骤
2020/3/2
tdB = 0.7 (RsquareCsquare +2 RsquareCsquare) 由L个RC部分构成的分布式RC电路的总延迟时间为 td= 0.7RsquareCsquare （1+2+…+L)
td = 0.35 RsquareCsquare L2 类似：分布式RC电路的上升时间为：
tr = 1.1RsquareCsquare L2
7
阱连接和衬底连接
❖ 经验法则：尽可能多的设置阱连接区和衬底连接区。
2020/3/2
8
阱连接布局
❖ 由于N阱掺杂区是有电 阻的，该电阻将产生压 降并有可能导致PN二 极管导通。因此如左图 这种结构应该避免。
阱中心部位晶体管离阱连 接区太远
2020/3/2
9
阱连接布局
阱连接的改进方法：
（1）
2020/3/2
2020/3/2
第2章 阱
1
基于阱的CMOS工艺
❖ CMOS工艺技术是当代VLSI工艺的主流工艺 技术。其特点是将NMOS器件与PMOS器件 同时制作在同一硅衬底上。
❖ CMOS工艺技术一般可分为三类，即 P阱CMOS工艺 N阱CMOS工艺 双阱CMOS工艺
2020/3/2
2
阱的概念
❖ 阱 是CMOS集成电路制造过程中制备的第一层。
CMOS制造工艺流程介绍
研究生课程报告题目CMOS制造工艺流程介绍学生姓名鲁力指导教师学院物理与电子学院专业班级电子1602班研究生院制2017年4月CMOS制造工艺流程介绍CMOS的制作过程需要经过一系列复杂的化学和物理操作过程最后形成具有特定功能的集成电路。
而做为一名集成电路专业的学生，如果对于半导体制造技术中具有代表性的CMOS制造工艺流程有个简单的了解，那么对将来进入集成电路行业是有很大帮助的。
同时我也认为只有了解了CMOS的工艺才会在硬件电路设计中考虑到设计对实际制造的影响。
通过查找相关资料，我发现CMOS制造工艺流程非常复杂，经过前面学者的简化主要由14个步骤组成，如下所示：（1）双阱工艺注入在硅片上生成N阱和P阱。
（2）浅槽隔离工艺隔离硅有源区。
（3）多晶硅栅结构工艺得到栅结构。
（4）轻掺杂(LDD)漏注入工艺形成源漏区的浅注入。
（5）侧墙的形成保护沟道。
（6）源漏(S/D)注入工艺形成的结深大于LDD的注入深度。
（7）接触(孔)形成工艺在所有硅的有源区形成金属接触。
（8）局部互连(LI)工艺。
（9）通孔1和钨塞1的形成（10）金属1(M1)互连的形成。
（11）通孔2和钨塞2的形成。
（12）金属2(M2)互连的形成。
（13）制作金属3直到制作压点及合金。
（14）工艺是参数测试，验证硅片上每一个管芯的可靠性。
由于这个CMOS制造工艺的流程太复杂，我主要对其中的部分重要工艺做一些介绍。
1、双阱注入工艺我们都知道n阱工艺是指在N阱CMOS工艺采用轻掺杂P型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，而在P型硅衬底上制作NMOS 晶体管；而p阱工艺是指在p阱CMOS工艺采用N型单晶硅作为衬底，在衬底上做出p阱，用于制作nMOS晶体管，而在n型硅衬底上制作pMOS晶体管。
如果要双阱注入在硅片上生成N阱和P阱。
那么只能N阱工艺和P阱工艺结合在双阱cmos工艺采用p型硅晶圆片作为衬底，在衬底上做出N阱，用于制作PMOS晶体管，在衬底上做出p阱，用于制作nMOS晶体管。
cmos的制作工艺
CMOS的制作工艺CMOS（互补金属氧化物半导体）的制作工艺包括多个步骤，以下是一个简化的CMOS制作工艺流程：1.晶圆准备：这是CMOS制作的第一步，涉及对晶圆进行清洗和处理，以确保晶圆表面的纯净度。
这一步的主要目的是去除晶圆表面的脏污和氧化层。
2.沉积技术：在晶圆表面上沉积各种材料，例如用于制造MOS（金属氧化物半导体）结构的氧化硅层。
这一步骤可以通过热氧化、化学气相沉积或物理气相沉积等技术实现。
3.光刻：使用光刻技术将设计好的图案转移到晶圆表面。
这个过程包括光致裂解光刻胶图层、紫外辐照胶图案和显像等步骤。
4.刻蚀：通过刻蚀去除不需要的材料，形成电路和器件的轮廓。
刻蚀技术有多种，包括干法和湿法刻蚀等。
5.抛光：通过抛光技术使BPSG表面光滑，以提高后续步骤的加工质量。
6.接触孔光刻和刻蚀：这是定义接触孔的关键步骤，接触孔是连接金属和底层器件的通道。
7.除去光刻胶：在完成光刻和刻蚀后，需要去除剩余的光刻胶，以便进行后续的加工步骤。
8.沉积金属层：这是制作CMOS工艺中的关键步骤之一，需要在晶圆上沉积多个不同层，如钛、钛氮化物和铝铜等，这些层共同形成电路和器件的结构。
9.抛光和填充：通过CMP技术抛光表面，并使用钨等材料填充接触孔，以实现金属和底层器件的连接。
10.测试和封装：在完成制造后，对芯片进行测试和筛选，然后进行封装和出货。
以上是CMOS制作工艺的大致流程，实际生产过程更为复杂，每一步都有严格的质量控制和要求，以确保最终产品的性能和可靠性。
在CMOS制作工艺中，需要注意以下事项：1.电源电压：使用TTL集成电路时，电源电压不能高于+5.5V，且不能将电源与地颠倒错接，否则可能会因过大电流而损坏器件。
此外，电路的各输入端不能直接与高于+5.5V和低于-0.5V的低内阻电源连接，以防器件过热而烧坏。
2.输出端使用：除三态和集电极开路的电路外，TTL集成电路的输出端不允许并联使用。
如果将输出端并联以实现线与功能，应在其输出端加一个预先计算好的上拉负载电阻到VCC。
P阱CMOS工艺
P阱CMOS工艺
• 阱的定义:在衬底上形成的、掺杂类型与衬 底相反的区域称为阱或称为盆. • P阱CMOS原始衬底采用n型,注入p(浓度比 N衬底高5~~10倍)型杂质形成P阱. • P阱CMOS工艺适于制备静态逻辑电路. • 光刻定义:是一种图形复印和化学腐蚀相结合的
精密表面加工技术(是集成电路工艺中的关键性技 术)(图形转移过程).
P阱CMOS工艺
P阱CMOS工艺以N型单晶硅为衬底，在其上 制作P阱。NMOS管做在P阱内，PMOS管 做在N型衬底上。P阱工艺包括用离子注入 或扩散的方法在N型衬底中掺进浓度足以中 和N型衬底并使其呈P型特性的P型杂质， 以保证P沟道器件的正常特性。
P阱CMOS工艺
P阱杂质浓度的典型值要比N型衬底中的高 5~10倍才能保证器件性能。然而P阱的过度 掺杂会对N沟道晶体管产生有害的影响，如 提高了背栅偏置的灵敏度，增加了源极和 漏极对P阱的电容等。
P阱CMOS工艺
• 电连接时，P阱接最负电位，N衬底接最正电位， 通过反向偏置的PN结实现PMOS器件和NMOS器 件之间的相互隔离。P阱CMOS芯片剖面示意图见 下图。
P阱CMOS 工艺ቤተ መጻሕፍቲ ባይዱ构缺点
• 这种结构的缺点是： （1）由于NPN晶体管的基区在P阱中，所以基 区的厚度太大，使得电流增益变小； （2）集电极的串联电阻很大，影响器件性能； （3）NPN管和PMOS管共衬底，使得NPN管只 能接固定电位，从而限制了NPN管的使用。
然而p阱的过度掺杂会对n沟道晶体管产生有害的影响如提高了背栅偏置的灵敏度增加了源极和电连接时p阱接最负电位n衬底接最正电位通过反向偏置的pn结实现pmos器件和nmos器件之间的相互隔离
mos技术
以金属-氧化物-半导体（MOS）场效应 晶体管为主要元件构成的集成电路 。简 称MOSIC 。1964年研究出绝缘栅场效 应晶体管。直到1968年解决了MOS器件 的稳定性，MOSIC得到迅速发展。
CMOS工艺流程版图剖面3
去除氮化硅和表面二氧化硅层。露出N型 阱区 域。(上述中曝光技术光罩与基片的距离 分为接触式、接近式和投影式曝光三种，常用 投影式又分为等比和微缩式。曝光会有清晰度 和分辩率，所以考虑到所用光线及波长、基片 表面平坦度、套刻精度、膨胀系数等)。
60
离子植入磷离子(+5)，所以出现多 余电子，呈现负电荷状态。电荷移动速 度高于P型约0.25倍。以缓冲氢氟酸液去 除二氧化硅层。
甘油
甘油
55
然后在表面氧化二氧化硅膜以减小 后一步氮化硅对晶圆的表面应力。
涂覆光阻(完整过程包括，甩胶→预 烘→曝光→显影→后烘→腐蚀→去除光 刻胶)。其中二氧化硅以氧化形成，氮化 硅LPCVD沉积形成(以氨、硅烷、乙硅烷 反应生成)。
56
光刻技术去除不想要的部分，此步骤为定 出P型阱区域。 (所谓光刻胶就是对光或电子束 敏感且耐腐蚀能力强的材料，常用的光阻液有 S1813,AZ5214等)。光刻胶的去除可以用臭氧 烧除也可用专用剥离液。氮化硅用180℃的磷酸 去除或含CF4气体的等离子刻蚀 (RIE)。
64
以类似的方法，形成PMOS，植入硼 (+3)离子。 (后序中的PSG或BPSG能很好 的稳定能动钠离子，以保证MOS电压稳定)。
65
后序中的二氧化硅层皆是化学反应沉 积而成，其中加入PH3形成PSG (phosphosilicate-glass)，加入B2H6形成BPSG (borophospho-silicate-glass)以平坦表面。所谓 PECVD (plasma enhanced CVD) 在普通 CVD反应空间导入电浆(等离子)，使气体活 化以降低反应温度)。
CMOS工艺流程与MOS电路版图举例
1. CMOS工艺流程 1) 简化N阱CMOS工艺演示flash 2) 清华工艺录像：N阱硅栅CMOS工艺流程 3) 双阱CMOS集成电路的工艺设计 4) 图解双阱硅栅CMOS制作流程 2. 典型N阱CMOS工艺的剖面图 3. Simplified CMOS Process Flow 4. MOS电路版图举例
p阱CMOS芯片制作工艺设计(掺杂工艺参数计算)
p阱CMOS芯片制作工艺设计目录一．设计参数要求 (2)二．设计内容 (3)1：PMOS管的器件特性参数设计计算。
(3)2：NMOS管参数设计与计算。
(4)3： p阱CMOS芯片制作的工艺实施方案； (5)工艺流程 (5)4．光刻工艺及流程图(典型接触式曝光工艺流程为例) (10)5：掺杂工艺参数计算； (12)P阱参杂工艺计算 (12)②PMOS参杂工艺计算 (13)③NMOS参杂工艺计算 (13)三：工艺实施方案 (14)四、参考资料 (18)五：心得体会 (19)一．设计参数要求1. 特性指标要求：n沟多晶硅栅MOSFET：阈值电压VTn =0.5V, 漏极饱和电流IDsat≥1mA, 漏源饱和电压VDsat ≤3V，漏源击穿电压BVDS=35V, 栅源击穿电压BVGS ≥25V, 跨导gm≥2mS, 截止频率fmax≥3GHz（迁移率µn=600cm2/V·s）p沟多晶硅栅MOSFET：阈值电压VTp = -1V, 漏极饱和电流IDsat≥1mA, 漏源饱和电压VDsat ≤3V，漏源击穿电压BVDS=35V, 栅源击穿电压BVGS =≥25V, 跨导gm≥0.5mS, 截止频率fmax≥1GHz（迁移率µp=220cm2/V·s）2. 结构参数参考值：N型硅衬底的电阻率为20Ω⋅cm；垫氧化层厚度约为600 Å；氮化硅膜厚约为1000 Å；P阱掺杂后的方块电阻为3300Ω/ ，结深为5~6μm；NMOS管的源、漏区磷掺杂后的方块电阻为25Ω/ ，结深为0.3~0.5μm；PMOS管的源、漏区硼掺杂后的方块电阻为25Ω/ ，结深为0.3~0.5μm；场氧化层厚度为1μm；栅氧化层厚度为500 Å；多晶硅栅厚度为4000 ~5000 Å。
二． 设计内容1：PMOS 管的器件特性参数设计计算.由ox B GS t E BV =得417106256=⨯≥=cmV B GS ox E BV t Å ,ox ox ox t C ε=则28103.8cm F C ox -⨯≤ GHz LV V f T GS n 12)(2max≥-=πμ得m L μ23.3≤再由mA V V LC W I T GS OXp DSAT ≥-=2)(2μ，式中（V GS -V T ）≥V DS (sat)，得2.12≥LW又ms V V L C W V I g T GS OX n GS D m 5.0)(≥-=∂∂=μ，得1.9≥LW2.12≥∴LW阈值电压ms fn oxoxSS SD TP t Q Q V φφε+---=2)||((max)T A SD xd eN Q =(max) 21)4(Afn s T eN xd φε=)ln(iD fn n Ne KT =φ 取D N 发现当316105-⨯=cm N D 时V V TP 05.1-=符合要求,又22L qN BV sD DS ε=得m L μ7.0≥V ms 1.1=φ2：NMOS 管参数设计与计算。
CMOS工艺阱的选择
CMOS集成电路工艺体硅CMOS工艺设计中阱工艺的选择(1) p阱工艺实现CMOS电路的工艺技术有多种。
CMOS是在PMOS工艺技术基础上于1963年发展起来的，因此采用在n型衬底上的p阱制备NMOS器件是很自然的选择。
由于氧化层中正电荷的作用以及负的金属(铝)栅与衬底的功函数差，使得在没有沟道离子注入技术的条件下，制备低阈值电压(绝对值)的PMOS器件和增强型NMOS器件相当困难。
于是，采用轻掺杂的n型衬底制备PMOS器件，采用较高掺杂浓度扩散的p阱做NMOS器件，在当时成为最佳的工艺组合。
考虑到空穴的迁移率比电子迁移率要低近2倍多，且迁移率的数值是掺杂浓度的函数(轻掺杂衬底的载流子迁移率较高)。
因此，采用p阱工艺有利于CMOS电路中两种类型器件的性能匹配，而尺寸差别较小。
p阱CMOS经过多年的发展，已成为成熟的主要的CMOS工艺。
与NMOS工艺技术一样，它采用了硅栅、等平面和全离子注入技术。
(2) n阱工艺为了实现与LSI的主流工艺增强型/耗层型(E/D)的完全兼容，n阱CMOS工艺得到了重视和发展。
它采用E/D NMOS的相同的p型衬底材料制备NMOS器件，采用离子注入形成的n阱制备PMOS器件，采用沟道离子注入调整两种沟遭器件的阈值电压。
n阱CMOS工艺与p阱CMOS工艺相比有许多明显的优点。
首先是与E/D NMOS工艺完全兼容，因此，可以直接利用已经高度发展的NMOS工艺技术；其次是制备在轻掺杂衬底上的NMOS的性能得到了最佳化--保持了高的电子迁移率，低的体效应系数，低的n+结的寄生电容，降低了漏结势垒区的电场强度，从而降低了电子碰撞电离所产生的电流等。
这个优点对动态CMOS电路，如时钟CMOS电路，多米诺电路等的性能改进尤其明显。
这是因为在这些动态电路中仅采用很少数目的PMOS器件，大多数器件是NMOS型。
另外由于电子迁移率较高，因而n阱的寄生电阻较低；碰撞电离的主要来源—电子碰撞电离所产生的衬底电流，在n 阱CMOS中通过较低寄生电阻的衬底流走。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
微电子技术综合实践 P阱CMOS芯片制作工艺设计《微电子技术综合实践》设计报告题目： P阱CMOS芯片制作工艺设计院系：自动化学院电子工程系专业班级：学生学号：学生姓名：指导教师姓名：职称：起止时间： 6月27日—7月8日成绩：目录一、设计要求 31、设计任务 32、特性指标要求 33、结构参数参考值 34、设计内容 3二、MOS管的器件特性设计 31、NMOS管参数设计与计算 32、PMOS管参数设计与计算 4三、工艺流程设计 51、衬底制备 52、初始氧化 63、阱区光刻 64、P阱注入 65、剥离阱区的氧化层 66、热生长二氧化硅缓冲层 67、LPCVD制备Si3N4介质 68、有源区光刻：即第二次光刻 79、N沟MOS管场区光刻 710、N沟MOS管场区P+注入 711、局部氧化 812、剥离Si3N4层及SiO2缓冲层 813、热氧化生长栅氧化层 814、P沟MOS管沟道区光刻 815、P沟MOS管沟道区注入 816、生长多晶硅 817、刻蚀多晶硅栅 818、涂覆光刻胶 919、刻蚀P沟MOS管区域的胶膜 9 120、注入参杂P沟MOS管区域 921、涂覆光刻胶 922、刻蚀N沟MOS管区域的胶膜 923、注入参杂N沟MOS管区域 924、生长PSG 925、引线孔光刻 1026、真空蒸铝 1027、铝电极反刻 10 四、P阱光刻版1.氧化生长2.曝光3.氧化层刻蚀4.P阱注入5.形成P阱6.氮化硅的刻蚀7.场氧的生长8.去除氮化硅9.栅氧的生长10.生长多晶硅11.刻蚀多晶硅12.N＋离子注入13.P+离子注入14.生长磷化硅玻璃PSG15.光刻接触孔16.刻铝17.钝化保护层淀积五、工艺实施方案六、心得体会七、参考资料一．设计要求：1、设计任务：N阱CMOS芯片制作工艺设计2、特性指标要求n沟多晶硅栅MOSFET：阈值电压VTn=0.5V, 漏极饱和电流IDsat≥1mA, 漏源饱和电压VDsat≤3V，漏源击穿电压BVDS=35V, 栅源击穿电压BVGS≥25V, 跨导gm≥2mS, 截止频率fmax≥3GHz（迁移率µn=600cm2/V·s）p沟多晶硅栅MOSFET：阈值电压VTp= -1V, 漏极饱和电流IDsat≥1mA, 漏源饱和电压VDsat≤3V，漏源击穿电压BVDS=35V, 栅源击穿电压BVGS≥25V, 跨导gm≥0.5mS, 截止频率fmax≥1GHz（迁移率µp=220cm2/V·s）3、结构参数参考值：N型硅衬底的电阻率为；垫氧化层厚度约为600 Å；氮化硅膜厚约为1000 Å；P阱掺杂后的方块电阻为，结深为；NMOS管的源、漏区磷掺杂后的方块电阻为，结深为；PMOS管的源、漏区硼掺杂后的方块电阻为，结深为；场氧化层厚度为；栅氧化层厚度为500 Å；多晶硅栅厚度为4000 ~5000 Å。
4、设计内容1、MOS管的器件特性参数设计计算；2、确定p阱CMOS芯片的工艺流程，画出每步对应的剖面图；3、分析光刻工艺，画出整套光刻版示意图；4、给出n阱CMOS芯片制作的工艺实施方案（包括工艺流程、方法、条件、结果）二．MOS管的器件特性设计1、NMOS管参数设计与计算：由得则得，式中（VGS-VT）≥VDS(sat)，得再由又，得阈值电压qND2L得取ND发现当时符合要求,又2、PMOS管参数设计与计算：因为其中，2LoxV，所以)饱和电流：T)式中（VGS-VT）≥VDS(sat)，，故可得宽长比：由可得宽长比：取nmos衬底浓度为查出功函数差与掺杂浓度的关系可知：eND)qNA2L可知2取NA发现当时；符合要求又故取三 .工艺流程分析1、衬底制备。
由于NMOS管是直接在衬底上形成，所以为防止表面反型，掺杂浓度一般高于阈值电压所要求的浓度值，其后还要通过硼离子注入来调节。
CMOS器件对界面电荷特别敏感，衬底与二氧化硅的界面态应尽可能低，因此选择晶向为<100>的P 型硅做衬底，电阻率约为20Ω•CM。
2、初始氧化。
为阱区的选择性刻蚀和随后的阱区深度注入做工艺准备。
阱区掩蔽氧化介质层的厚度取决于注入和退火的掩蔽需要。
这是P阱硅栅CMOS集成电路的制造工艺流程序列的第一次氧化。
3、阱区光刻。
是该款P阱硅栅CMOS集成电路制造工艺流程序列的第一次光刻。
若采用典型的常规湿法光刻工艺，应该包括：涂胶，前烘，压板，曝光，显影，定影，坚膜，腐蚀。
去胶等诸工序。
阱区光刻的工艺要求是刻出P阱区注入参杂，完成P型阱区注入的窗口4、P阱注入。
是该P阱硅栅COMS集成电路制造工艺流程序列中的第一次注入参杂。
P阱注入工艺环节的工艺要求是形成P阱区。
5、剥离阱区氧化层。
6、热生长二氧化硅缓冲层：消除Si-Si3N4界面间的应力，第二次氧化。
7、LPCVD制备Si3N4介质。
综合5.6.7三个步骤如下图 6薄氧8、有源区光刻：即第二次光刻Si3N49、N沟MOS管场区光刻。
即第三次光刻，以光刻胶作为掩蔽层，刻蚀出N沟MOS管的场区注入窗口。
10、N沟MOS管场区P+注入：第二次注入。
N沟MOS管场区P+的注入首要目的是增强阱区上沿位置处的隔离效果。
同时，场区注入还具有以下附加作用：A 场区的重掺杂注入客观上阻断了场区寄生mos管的工作B 重掺杂场区是横向寄生期间失效而一直了闩锁效应：C 场区重掺杂将是局部的阱区电极接触表面的金—半接触特性有所改善。
综合9，10两个步骤如图11、局部氧化：第三次氧化，生长场区氧化层。
12、剥离Si3N4层及SiO2缓冲层。
综合11，,12两个步骤如图13、热氧化生长栅氧化层：第四次氧化。
14、P沟MOS管沟道区光刻：第四次光刻-以光刻胶做掩蔽层。
15、P沟MOS管沟道区注入：第四次注入，该过程要求调解P沟MOS管的开启电压。
综合13,14,15三个步骤如图16、生长多晶硅。
17、刻蚀多晶硅栅：第五次光刻，形成N沟MOS管和P沟MOS管的多晶硅栅欧姆接触层及电路中所需要的多晶硅电阻区。
综合16,17两个步骤如图多晶硅18、涂覆光刻胶。
19、刻蚀P沟MOS管区域的胶膜：第六次光刻20、注入参杂P沟MOS管区域：第五次注入，形成CMOS管的源区和漏区。
同时，此过程所进行的P+注入也可实现电路所设置的P+保护环。
综合18.19.20三个步骤如图21、涂覆光刻胶。
22、刻蚀N沟MOS管区域的胶膜：第七次光刻23、注入参杂N沟MOS管区域：第六次注入，形成N沟MOS管的源区和漏区。
同时，此过程所进行的N+注入也实现了电路所设置的N+保护环。
24、生长磷硅玻璃PSG。
综合21.22.23.24四个步骤如图PSG25、引线孔光刻：第八次光刻，如图PSG26、真空蒸铝。
27、铝电极反刻：第九次光刻综合26.27两个步骤如图AlVDD至此典型的P阱硅栅CMOS反相器单元的管芯制造工艺流程就完场了。
四．P阱光刻板沟：计算过程；P沟：对于掩模板实际取值应稍大于所以故最终1.氧化生长2.曝光3.氧化层刻蚀 124.P阱注入5.形成P阱 136.氮化硅的刻蚀计算过程；P阱有源区应与P阱相同取为故取m L7.场氧的生长8.去除氮化硅计算过程；l应略大于沟道长度故取为宽应与掩模板宽一致而上方宽度取不影响结果9.栅氧的生长10.生长多晶硅11.刻蚀多晶硅12.N＋离子注入13.P+离子注入 1714.生长磷化硅玻璃PSG15.光刻接触孔计算过程；接触孔模板源极长故接触孔长应小于取，宽取16.刻铝17.钝化保护层淀积五．工艺实施方案利用氮化硅的掩蔽，在没有氮化硅、经离子注入的区域生成一层场区氧化层10 三次光刻除去P阱中有源区的氮化硅和二氧化硅层11 场氧二生长场氧化层12 二次离子调整阈值电注入压 13 栅极氧化场氧一厚度1000Å湿氧氧化，95℃水温。
电子束正胶曝光14 多晶硅淀积15 四次光刻16 三次离子注入 17 五次光刻18 四次离子注入 19 二次扩散 20 淀积磷硅21厚度约为1微湿氧氧米化表面浓度注入P+ 结深方块电阻形成栅极氧厚度500Å 干氧化层淀积多晶硅厚度4000Å LPCVD 层形成PMOS 电子束多晶硅栅，曝光并刻出PMOS有源区的扩散窗口形成PMOS表面浓度注入B+ 有源区结深方块电阻形成NMOS 电子束多晶硅栅，曝光并刻出NMOS有源区的扩散窗口形成NMOS峰值浓度注入P+ 有源区结深方块电阻达到所需结结深热驱入深表面浓度保护 LPCVD正胶正胶950℃ t=12min玻璃21 六次光刻刻金属化的接触孔22 蒸铝淀积Al-Si、合金，并形刻铝成集成电路的最后互连电子束正胶曝光溅射六、心得体会：通过此次课程设计，使我更加扎实的掌握了有关微电子技术方面的知识，在设计过程中虽然遇到了一些问题，但经过一次又一次的思考，一遍又一遍的检查终于找出了原因所在，也暴露出了前期我在这方面的知识欠缺和经验不足。
过而能改，善莫大焉。
在课程设计过程中，我们不断发现错误，不断改正，不断领悟，不断获取。
这次课程设计终于顺利完成了，在设计中遇到了很多问题，最后在老师的指导下，终于游逆而解。
在今后社会的发展和学习实践过程中，一定要不懈努力，不能遇到问题就想到要退缩，一定要不厌其烦的发现问题所在，然后一一进行解决，只有这样，才能成功的做成想做的事，才能在今后的道路上劈荆斩棘，而不是知难而退，那样永远不可能收获成功，收获喜悦，也永远不可能得到社会及他人对你的认可！课程设计诚然是一门专业课，给我很多专业知识以及专业技能上的提升，同时又是一门讲道课，一门辩思课，给了我许多道，给了我很多思，给了我莫大的空间。
同时，设计让我感触很深。
使我对抽象的理论有了具体的认识。
通过这次课程设计，我掌握了CMOS器件的特性参数的计算以及它的工艺制作过程我认为，在这学期的课设中，不仅培养了独立思考的能力，在各种其它能力上也都有了提高。
更重要的是，在课程设计过程中，我们学会了很多学习的方法。
而这是日后最实用的，真的是受益匪浅。
要面对社会的挑战，只有不断的学习、实践，再学习、再实践。
这对于我们的将来也有很大的帮助。
以后，不管有多苦，我想我们都能变苦为乐，找寻有趣的事情，发现其中珍贵的事情。
就像中国提倡的艰苦奋斗一样，我们都可以在实验结束之后变的更加成熟，会面对需要面对的事情。
回顾起此课程设计，至今我仍感慨颇多，在这段日子里，可以说得是苦多于甜，但是可以学到很多很多的东西，同时不仅可以巩固了以前所学过的知识，而且学到了很多在书本上所没有学到过的知识。
通过这次课程设计我懂得了理论与实际相结合是很重要的，只有理论知识是远远不够的，只有把所学的理论知识与实践相结合起来，从理论中得出结论，才能真正为社会服务，从而提高自己的实际动手能力和独立思考的能力。