第四章 存储器

④由于地址信号是高电平有效，而片选信号是 低电平有效，所以，用于片选的地址线需通过 反相器再接入存储芯片的CS端。
20
使用线选法有两点要引起注意： ①片1地址空间为0800H~0FFFH，片2为 1000H~17FFH，片3为2000H~27FFH，片4为 4000H~47FFH。可见，片2和3、3和4之间的 地址分布不连续。 片间的非有效地址不得使用。若不慎使 用了非有效地址，可能造成同时选中多片的 地址单元，造成严重错误。如地址1800H将同 时选中片1和片2的0号地址单元。
①存取速度： 应与CPU相匹配，
②容量、结构： 在满足总容量的前提下， 选用集成度高、容量大的芯片 ，因为这样的芯片的总线负载 小，价格也相对较低。
17
二、存储器地址译码方法 在系统中存储器往往由多片存储芯片组 成，因此存储器地址译码不仅要进行片的寻 址，还要进行片内存储单元的寻址。这样就 需要进行片选译码和片内地址译码。
第六章 存储器接口
现代计算机中都采用三级存储结构：
高速缓存(Cache)
主存
外存
前2者统称为内存。本章只讨论 CPU与内存之间的接口技术。
1
6.1 半导体存储器 一、半导体存储器分类： 通常按制造工艺和存取方式
2
二、半导体存储器的主要性能指标 1. 存储容量：所含存储元的数量。1存储元可存1 个二进制位。 表示方法： 存储单元数×每单元所含二进位数 如1024×4表示该存储芯片有1K个存 储单元、每单元4位。 2. 存取时间：又称读写周期。完成一次存储器操 作所需时间。 3. 功耗：每存储单元消耗功率的大小。 单位有µW/位、译码方法并画出地址位图。 由于两类芯片的容量不同，则片内寻 址所需的地址位数不同，RAM需要12根， ROM需要11根。于是用于片选译码的地址 线位数也不同。 鉴于这种情况，有两种译码方法可用： 一、是各自设计独立的片选译码电路。 二、是先按大容量芯片进行一次译码 ，并把译码输出的一部分直接作为大 容量芯片的片选。另一部分译码输出 则与对小容量芯片来说也应参加片选 的地址线共同进行二次译码，以产生 小容量芯片的片选信号。
19
分析： ① 2 KB 芯 片 的 片 内 译 码 需 要 1 1 根 地 址 线 (211=2048)。 ②总容量要求8KB，所以需要4片2KB的芯片， 由于采用线选法，需要4根地址线来实现。 ③由上可见，总共需要15根地址线。而CPU能 提供16根地址线。故选用低11位A10~A0作片内 寻址，4根片选线可在高5位地址线中任选4根 ，现选A11~A14。
14
3. 存储芯片的选用 ⑴芯片类型的选用 要考虑对存储器总体性能的要求及要存 放的内容。 ①Cache：用于存放当前访问频率最高的 程序和数据，提高CPU的访内存速度， 需要高速、小容量即可。 通常选双极性RAM或高速MOS静态 RAM芯片。
15
②主存：用于存放可或不可改写的数据，要兼顾速度和 容量两方面。故需要RAM和ROM两类芯片。
7
6.2 存储器接口技术
同样是要完成三大总线的连接。
一、存储器接口中应考虑的问题 1. 存储器与CPU间的时序配合 以最大模式下8086的读操作总线周期为例说明。 它包含4个时钟周期T1，T2，T3，T4 在T1周期主要用于发送地址。包含有： CPU发出指令队列状态信号QS1和QS0、 状态信号 (供总线控制器8288生成 控制信号之用)。 还产生高4位地址有效信号BHE和高4位地址， 同时输出地址A15~A0。 并由8288产生信号ALE把所有地址信号锁存 在锁存器中。 8 8288还产生DT/R信号。
9
10
T1 T2 T3 T4
11
若系统需要Tw周期，则要设计等待信号发生器。
12
通常保证外设的RDY信号在T2快结束时(即T2上升沿过 后)到达。RDY的低电平被T3的下降沿直接同步到触发 器2使READY变低电平，送入CPU使之进入等待状态， 插入一个等待周期Kw。而RDY的低电平在T3的上升沿 才被同步到触发器1。假定RDY在T3快结束时变为高电 平，但由于此时触发器1的输出低电平使与门被关闭， 所以新周期的下降沿无法同步RDY的高电平，直到新周 期上升沿先将它同步到触发器1后，又一个新的时钟周 期的下降沿才把高电平的RDY同步到触发器2，可见 CPU已经等待了一个时钟周期KW。此时READY输出高 电平，使CPU继续运行，这才进入T4周期。也可以说， 只要RDY在TW的上升沿到来之前变为高电平，情况就 如同上述。如果RDY在TW的上升沿之后变为高电平， CPU就必须再等待一个TW。也就是再插入第2个等待周 期。所以说在TW周期对READY的采样是在上升沿进行 13 的。(参考《Intel微处理器结构、编程与技术大全》)
26
上图中存储器地址分布
片1： 0000H~07FFH 片2： 0800H~0FFFH 片3： 1000H~17FFH 片4： 1800H~1FFFH ………………………….. 片8： 3800H~3FFFH 片9： 4000H~47FFH 片10： 8000H~87FFH 注：混合译码法在其线选法译码部分也存在 地址重叠和地址不连续的问题。
片选译码： 采用高位地址。译码电路由用户自行设 计。 片内译码： 采用低位地址。用户将芯片所需的片内译 码地址线接入芯片的引脚即可，具体译码由片 内自带的译码器执行。
18
1. 片选控制的译码方法
⑴线选法 直接用高位地址线作存储芯片的片选信 号，每根地址线选通一块存储芯片。(见图) 常用于所需存储容量不大，所用芯片数 量不多，CPU寻址空间远远大于存储容量的 情况。 例：欲设计一个微机系统，存储容量为8KB ，选用2KB的存储芯片实现。所选CPU地址 总线为16根，可寻址空间是64KB。试设计存 储器地址译码电路，要求片选译码电路用线 选法设计。
4. 可靠性：指对电磁场和温度变化等的抗干 扰能力。
3
三、存储芯片的组成
片选信号执行对芯片的使能。 M位地址通过地址译码器，实现2M个单元选一 。 读写信号W/R实现读写控制。
被读写的单元的N位数据通过数据缓冲器接入 数据总线。 设进入存储芯片的地址线宽度(即MAR的编址数) 为M位，数据线宽度为N位。则：存储单元数=2M ，存储容量=2M×N。
27
2. 地址译码电路的设计
一般步骤： ①确定实际存储器在系统整个寻址空间中的 位置； ②根据所选用的存储芯片的容量，画出地址 分配图或列出地址分配表。 ③根据地址分配图或分配表确定译码方法， 并画出相应的地址位图； ④选用合适的器件，画出译码电路图。
28
例：设某微机系统地址总线为16位，实际存储容 量28KB，其中，RAM区20KB，采用4KB的 DRAM芯片；ROM区8KB，采用2KB的EPROM 芯片。试设计该存储器的地址译码电路。 设计： ①系统16位地址线的最大寻址空间为64KB。 现 选 用 低 2 8 KB 的 内 存 空 间 ， 地 址 范 围 0 0 0 0 0 H~06FFFH。 其 中 ， 0 0 0 0 0 H~04FFFH 为 RAM区，05000H~06FFFH为ROM区。 ②根据芯片容量画地址分配图或地址分配表。
RAM： 容 量 要 求 小 ( ≤ 6 4 K) 则 用 SRAM。不需要动态刷新，接口简单 。容量大则用DRAM，集成度高、 功耗小，价格低。但需要动态刷新 。 ROM：常选用EPROM(光可擦可编 程ROM)和E2PROM(在线电可擦可编 程ROM)。
16
⑵芯片型号的选用
从存取速度、存储定量、结构和价格考虑。
21
②由于有空闲的地址线，其值可任意为0或1，则 会造成地址重迭。例：本例A15空闲， 则地址 0FFFH与8FFFH 将选中片1内同一地址单元。这 也会给编程带来一些麻烦。
22
(2)全译码法 各芯片地址线与低位地址总线直接相连，其余 高位地址总线全部参与芯片的片选译码。
例：用具有16根地址线的CPU寻址64KB存储 器(由8片8KB存储芯片构成)，其全译码方式的原理 图如下：
24
例如，系统CPU提供16位地址线，可寻址64KB， 但系统当前只需要24KB的内存。采用2-4译码器， A15未参加译码。由于它的取值可为0或1，这就造 成了地址重迭的问题。
25
⑷混合译码法 此法将线选法与部分译码法相结合。把用于片 选的若干高位地址线分为两组，低位组用于部分 译码法，高位组用于线选法。 例如，系统CPU提供16位地址线，可寻址 64KB，但系统当前只需要由10片2KB的存储芯片 构成的20KB的内存。可采用混合译码法如下：
31
现在我们采用二次译码法。
先按4KB容量RAM芯片进行片选译码，只能 用地址线A15~A12，使用A14~A12通过3-8译 码器可输出8个信号。 将其中5个用于5片RAM的片选信号，另外2 个会同小容量ROM芯片所需的片选地址线A11 进行二次译码，产生4个ROM芯片的片选信号 。剩余1根译码输出留作以后系统扩充时使用 。 地址线A15的值固定为0，故可用于作译码允 许控制。 据此分析，可画出地址位图如下：
T2周期主要用于发送读/写信号，实现低16 位地址总线转换成数据总线。 此时8288发出读信号和DEN信号。DEN使总 线收发器被选通，并配合方向信号DT/R就提供了 数据由内存流向CPU的通道。(见图) T3周期把数据送上数据总线，并在开始的下降 沿检测READY信号是否为低电平(未就绪)。未就绪 表示数据尚未送上数据总线，需要等待。于是CPU 产生一个等待周期TW，并在TW的下降沿继续检测 READY信号，为高电平则表示数据已经送上数据 总线，进入T4周期。否则继续生成一个TW待周期。 T4周期CPU从数据总线读取数据，S2~S0呈无操 作状态，各信号线恢复初态，准备执行下一总线周 期。
23
此法译码的存储器地址连续而且唯一，具有 全部存储空间的寻址能力。 在存储容量较小时，可先用若干连续的译码 输出作片选线，其余空闲，留作扩充。(上图) ⑶部分译码法 此法是用部分高位地址线进行译码产生片选信 号。 常用于不需要全部地址空间的寻址能力(即CPU 提供的寻址空间大于系统实际的存储容量)，而采用 线选法时地址线又不够用。 由于有部分高位地址线未参加地址译码，所以 也存在地址重迭的问题。