嵌入式系统外围接口的时序分析与电路设计

—237—嵌入式系统外围接口的时序分析与电路设计濮小川，赵秋霞，蒋烈辉，马鸣锦，杜 威(信息工程大学信息工程学院，郑州 450002)摘 要：以两款微控制器的以太网和USB 接口设计为例，对其外围接口时序进行了分析与比较，给出了接口电路设计方案，论述了嵌入式系统外围接口的时序分析与电路设计的一般方法和技巧。

关键词：嵌入式系统；外围接口；外围部件；时序分析；电路设计Time Characteristic Analysis and Circuit Design of External Interfaceof Embedded SystemPU Xiaochuan, ZHAO Qiuxia, JIANG Liehui, MA Mingjin, DU Wei(Institute of Information Engineering, Information Engineering University, Zhengzhou 450002)【Abstract 】Citing the Ethernet and USB interface design of two microcontrollers, this paper emphasizes the analysis and comparison of their external interface time characteristic, and presents the right design scheme of interface circuit, and furthermore discusses the commonly way and technique of the external interface circuit design of embedded system.【Key words 】Embedded system; External interface; External component; Time characteristic analysis; Circuit design计 算 机 工 程Computer Engineering 第33卷 第5期 Vol.33 No.5 2007年3月March 2007·工程应用技术与实现·文章编号：1000—3428(2007)05—0237—03文献标识码：A 中图分类号：TP331.1在嵌入式系统的硬件设计开发过程中，往往需要以处理器为核心，扩展外围硬件资源，以提高整体性能，满足不同的应用需求。

由于嵌入式处理器种类繁多，外围部件千差万别，它们之间常常出现接口时序不匹配的问题，因此设计合理的接口电路，解决时序匹配问题，成了嵌入式系统硬件设计的一个关键问题。

1 外围网络接口和USB 接口时序分析与电路设计1.1 MMC2107和LPC2210外部总线时序分析MMC2107是一款基于M210 microRISC CORE CPU 的32位微控制器，有独立的32根数据线和23根地址线；采用时钟同步总线，外部总线接口时序如图1所示。

图1 MMC2107外部总线时序由于MMC2107采用时钟同步总线，图1所标注的各时间段都是相对于CLKOUT 上升沿的。

由图1看出：MMC2107的片选信号CS#与地址信号A[22:0]几乎同时有效和撤消，因为CS#实际上就是由处理器高位地址A[31,24:23]译码得到的；A[22:0]与写信号R/W(write)几乎同时撤消；写数据D[31:0] (write)在R/W(write)被否定后很快就撤消了；A[22:0]总是比读/写信号R/W#和输出使能信号OE#先建立一段时间。

LPC2210是一款基于ARM7TDMI-S TM CPU 的16/32位微控制器，有独立的32根数据线和23根地址线，外部总线接口读写时序如图2所示。

XCLK D[31:0](read)CS#(read)OE#CS(write)BLS#/WE#A[22:0]D[31:0](write)图2 LPC2210外部总线时序由图2可见，LPC2210与MMC2107的外部总线时序差异较大。

LPC2210的片选信号CS#与地址信号A[22:0]并不是几乎同时有效和撤消，而且CS#在读/写时序中的时序特性也不一样；原来在MMC2107中的输出使能信号OE#在这里是读信号；A[22:0]在写信号WE#肯定前先建立了t AVCSLW ＋t CSLWEL 时间，并且在WE#被否定后还保持t WEHANV 时间；读信号OE#将在数据信号D[31:0](read)有效前先建立t AVDV 时间；D[31:0](write)将在WE#被否定后，继续保持t WEHDNV 时间。

1.2 接口时序分析与电路设计根据应用需求，笔者采用的是嵌入式系统中常用的网卡芯片RTL8019AS ，这是一种高度集成的以太网卡芯片，接口作者简介：濮小川(1983－)，男，硕士生，主研方向：计算机应用；赵秋霞，副教授、硕士；蒋烈辉、马鸣锦，教授、硕士； 杜 威，讲师、硕士收稿日期：2006-08-14 E-mail ：brucepu@时序符合ISA总线标准，其ISA I/O读写时序如图3所示。

AENSD[15:0](read)SD[15:0](write)图3 RTL8019AS I/O读写时序下面首先分析MMC2107、LPC2210与RTL8019AS的时序匹配问题，然后给出具体的接口电路设计方案。

1.2.1 读时序分析(1)MMC2107读信号R/W#(read)与RTL8019AS读信号IOR的时序不匹配，可用输出使能信号OE#来控制IOR；LPC2210的读信号OE#可与IOR匹配。

(2)RTL8019AS要求IOR比读数据SD[15:0](read)先建立的时间T4的典型值为50ns，而LPC2210读时序的这段时间为t AVDV，最小值＝tcyc *(2+WST1)－20；MMC2107读时序的这段时间为T＝1/2 tcyc－t CHRWV +1/2 tcyc－t DIVCH＝tcyc－t CHRWV－t DIVCH。

其中，tcyc是系统时钟周期，WST1是存储器组配置寄存器中的一个位段，用以控制读访问的长度，因此，MMC2107和LPC2210均可通过编程来满足T4的要求。

(3) RTL8019AS的读数据SD[15:0](read)在IOR否定后将继续保持T6时间，其最小值＝10ns；而LPC2210要求的读数据保持时间t STHDNV的最小值为0ns，MMC2107 对读数据保持时间无要求。

因此，MMC2107、LPC2210与RTL8019AS的读时序基本匹配。

1.2.2 写时序分析(1)RTL8019AS要求写数据SD[15:0](write)有效到写信号IOW被否定的时间为T7，其最小值为10ns，这个问题可以通过设置MMC2107和LPC2210的系统时钟或插入等待周期来解决；(2)RTL8019AS还要求写数据在IOW否定后必须保持T8时间，其最小值为10ns；LPC2210的写数据保持时间是T WEHDNY，最小值为（2×tcyc）－5，可通过编程调整其值大小；MMC2107只有写数据相对于CLKOUT上升沿的保持时间，但不能保证其在写信号R/W(WRITE)否定后的保持时间，通过逻辑分析仪显示，这段时间<=5ns，不能满足RTL8019AS 的要求；因此，必须想办法延长MMC2107写数据的保持时间，而LPC2210与RTL8019AS的时序基本匹配。

1.2.3 接口电路设计LPC2210与RTL8019AS的时序可以匹配，接口电路实现比较简单，下面只论述MMC2107与RTL8019AS的接口电路设计。

在MMC2107的数据线上串接两片74HC245以适当延迟数据，可以达到延长数据保持时间的效果。

74HC245工作在3.3V电压时，产生的时延大约是15ns，如果加上其输出使能端的开启和关闭时间，总时延可以达到40ns以上；对于RTL8019AS来说，15ns时延已经足够，因此，笔者将其输出使能端接低，使之总是使能，而只对其方向端进行控制以满足工作要求，由此便可省去输出使能端的开启和关闭时延，加快了访问速度。

此外，对于RTL8019AS的地址使能AEN信号，它跟地址信号几乎是同步的，因此可以用某根在选中RTL8019AS 时始终为低的地址线控制它；也可以接上MMC2107的片选信号CS#（RTL8019AS没有专门的片选端）；还可以直接与地连接，使之永远使能；电路连接如图4所示。

由图4可见，RTL8019AS的地址引脚实际上只用到了最低的5位SA[4:0]，用于寻址内部的寄存器和端口，其余的地址引脚都接高或接低，取决于网卡在系统中所占的地址空间；MMC2107和LPC2210给出的片选信号CS2＃和A22相或后和RTL8019AS 的SA5相连以确定网卡的基址；同时，A22还用作区分网卡RTL8019AS和USB ISP1581的地址空间。

其中，还应当注意的是：MMC2107是大端模式，而LPC2210和PC机一般都是小端模式，所以，笔者将MMC2107与RTL8019AS数据线的高、低有效字节反接，以符合编程习惯。

图4 MMC2107、LPC2210与RTL8019AS接口电路示意图通过电路板实际验证，发现LPC2210与RTL8019AS在电路板上调通，MMC2107却没有。

经反复检查测试，排除了其它可能性之后，还是把问题的目标锁定到接口时序上来。

对比MMC2107与LPC2210外部总线时序的不一样之处：MMC2107不能保证写地址在写信号R/W(write)被否定后还保持一段时间，但LPC2210却可以，它所保证的时间为t WEHANV，最小值为t cyc－5，最大值为t cyc＋5，可以通过编程调整。

因此，弄清RTL8019AS是否对地址保持时间有要求就成了解决问题的关键所在，但RTL8019AS的时序图上并没有对这段时间进行任何标注。

笔者查阅了ISA总线规范的标准IEEE－996，其中也没有直接关于这段时间的描述，但我们可以从下面这句话中找到些依据：地址总线SA从BALE（地址锁存信号）下降沿开始有效直至总线周期结束。

地址锁存也就意味着在下次地址给出前，地址线上的信号将一直被保持。

由此可见，ISA总线时序实际上保证了地址信号在写信号否定之后还保持足够时间有效，也就是说RTL8019AS的读写时序其实也有一样的要求。

为此，笔者做了个测试，就是把电路板上RTL8019AS的地址引脚的最低5根翘起，并通过飞线连接到MMC2107的通用I/O端口的5根引脚上，即用端口（有锁存功能）来给出地址，结果调试成功，这有力地证明了刚才的推断。