芯片制造期末复习资料
半导体制造技术期末复习
微电子期末复习集成电路发展历史：1947年。
贝尔实验室，点接触晶体管，1956年诺贝尔物理奖。
1948年 W. Shockley 提出结型晶体管概念1950年第一只NPN结型晶体管1959年第一个集成电路集成电路--将多个电子元件（晶体管、二极管、电容、电阻、电抗等）集成到（硅）衬底上。
集成电路的制造步骤：1硅片制备2硅芯片制造（重点）3硅片测试/拣选4装配与封装5终测关键尺寸(CD)：集成电路中半导体器件能够加工的最小尺寸。
它是衡量集成电路设计和制造水平的重要尺度，关键尺寸越小，芯片的集成度越高，速度越快，性能越好。
摩尔定律：Moore 定律是在1965 年由INTEL公司的Gordon Moore 提出的，其内容是：硅集成电路按照4 年为一代，每代的芯片集成度要翻两番、工艺线宽约缩小30%，IC工作速度提高1.5倍等发展规律发展。
单晶硅：单晶硅，也称硅单晶，具有基本完整的点阵结构的晶体。
不同的方向具有不同的性质，是一种良好的半导材料。
1用高纯度的多晶硅在单晶炉内拉制而成2纯度要求达到99.9999％，甚至达到99.9999999％以上。
用于制造半导体器件、太阳能电池等3半导体市场中95%以上的半导体器件及99%以上的集成电路用硅多晶硅：1：多晶硅硬度介于锗和石英之间，室温下质脆，切割时易碎裂2：主要用做半导体的原料，是制做单晶硅的主要原料，可作各种晶体管、整流二极管、可控硅、太阳能电池、集成电路、电子计算机芯片以及红外探测器等。
非晶硅：非晶硅是一种直接能带半导体，它的结构内部有许多所谓的“悬键”，也就是没有和周围的硅原子成键的电子，这些电子在电场作用下就可以产生电流，并不需要声子的帮助，因而非晶硅可以做得很薄，还有制作成本低的优点。
单晶硅的制备方法主要有：1：CZ法（直拉法）2：悬浮区熔法（CF法）其本质都是把熔融硅冷却成硅晶体CZ法：1：CZ法生长单晶硅把熔化的半导体级硅液体变成有正确晶向并且被掺杂成n或p型的固体硅锭,85%以上的单晶硅是采用CZ法生长,籽晶为所需晶向的单晶硅。
半导体制造技术期末题库参考答案
RVD 和 GILD 的原理， 它们的优缺点及应用方向。
答：快速气相掺杂(RVD, Rapid Vapor-phase Doping)是一种掺杂剂从气相直接向硅中扩散、 并能形成超浅结的快速掺杂工艺。 原理是利用快速热处理过程(RTP)将处在掺杂剂气氛中 的硅片快速均匀地加热至所需要的温度，同时掺杂剂发生反应产生杂质院子，杂质原子 直接从气态转变为被硅表面吸附的固态，然后进行固相扩散，完成掺杂目的。 RVD 技术的优势（与离子注入相比，特别是在浅结的应用上） ：RVD 技术并不受注入所 带来的一些效应的影响，如：沟道效应、晶格损伤或使硅片带电。 RVD 技术的劣势：对于选择扩散来说，采用 RVD 工艺仍需要掩膜。另外，RVD 仍然要在 较高温度下完成。杂质分布是非理想的指数形式，类似固态扩散，其峰值处于表面处。 应用方向：主要应用在 ULSI 工艺中，例如对 DRAM 中电容的掺杂，深沟侧墙的掺杂， 甚至在 CMOS 浅源漏结的制造中也采用 RVD 技术。 气体浸没激光掺杂(GILD： Gas Immersion Laser Doping)的工作原理：使用激光器照射处 于气态源中的硅表面，使硅表面因吸收能量而变为液体层，同时气态掺杂源由于热解或 光解作用产生杂质原子，杂质原子通过液相扩散进入很薄的硅液体层，当激光照射停止 后，掺有杂质的液体层通过固相外延转变为固态结晶体，从而完成掺杂。 GILD 的优点：杂质在液体中的扩散速度非常快，使得其分布均匀，因而可以形成陡峭的 杂质分布形式。由于有再结晶过程，所以不需要做进一步的热退火。掺杂仅限于表面， 不会发生向内扩散，体内的杂质分布没有任何扰动。可以用激光束的能量和脉冲时间决 定硅表面融化层的深度。在一个系统中相继完成掺杂，退火和形成图形，极大简化了工 艺，降低系统的工艺设备成本。 GILD 的缺点：集成工艺复杂，技术尚不成熟。 GILD 的应用：MOS 与双极器件的制造，可以制备突变型杂质分布，超浅深度和极低的 串联电阻。 2． 集成电路制造中有哪几种常见的扩散工艺？各有什么特点？ 答：按照原始扩散杂质源在室温下的相态可将扩散分为三类：固态源扩散，液态源扩散 与气态源扩散。 (1) 固态源扩散：常见的主要有开管扩散、箱法扩散和涂源法扩散 a.开管扩散是把杂质源和硅片分开放置在扩散炉管中，通过惰性气体将杂质蒸汽输 运只硅片表面。其特点是温度对杂质浓度和杂质分布有着直接的影响，重复性与稳 定性都很好。 b.箱法扩散是把杂质源和硅片壮在由石英或者硅做成的箱内，在氮气或氩气的保护 下进行扩散。其特点是扩散源多为杂质的氧化物，箱子具有一定的密闭性。含有杂 质的蒸汽与硅表面反应，形成含有杂质的薄氧化层，杂质由氧化层直接向硅内扩散。 其硅表面浓度基本由扩散温度下杂质在硅中的固溶度决定，均匀性较好。 c.涂源法扩散是把溶于溶剂的杂质源直接涂在待扩散的硅片表面，在高温下由遁形 其他保护进行扩散。其特点是杂质源一般是杂质的氧化物或者杂质的氧化物与惰性 氧化物的混合物，当溶剂挥发后在硅表面形成一层杂质源。这种方法的表面浓度难 以控制，且不均匀。可以通过旋转涂源工艺或化学气象淀积法改善 (2) 液态源扩散是使用携带气体通过液态源，把杂质源蒸汽带入扩散炉管。其特点是载 气除了通过携带杂质气体进入扩散炉内之外，还有一部分直接进入炉管，起到稀释
芯片设计基础知识题库单选题100道及答案解析
芯片设计基础知识题库单选题100道及答案解析1. 芯片制造过程中，用于光刻的光源通常是（）A. 紫外线B. 红外线C. 可见光D. X 射线答案：A解析：芯片制造光刻过程中通常使用紫外线作为光源，因为其波长较短，能够实现更高的分辨率。
2. 以下哪种材料常用于芯片的绝缘层？（）A. 硅B. 二氧化硅C. 铝D. 铜答案：B解析：二氧化硅具有良好的绝缘性能，常用于芯片的绝缘层。
3. 在芯片设计中，CMOS 技术的主要优点是（）A. 低功耗B. 高速度C. 高集成度D. 低成本答案：A解析：CMOS 技术的主要优点是低功耗。
4. 芯片中的晶体管主要工作在（）A. 截止区和饱和区B. 截止区和放大区C. 饱和区和放大区D. 饱和区和线性区答案：A解析：芯片中的晶体管主要工作在截止区和饱和区。
5. 以下哪个是衡量芯片性能的重要指标？（）A. 功耗B. 面积C. 时钟频率D. 封装形式答案：C解析：时钟频率是衡量芯片性能的重要指标之一。
6. 芯片布线过程中，为了减少信号延迟，通常采用（）A. 长导线B. 短而宽的导线C. 细而长的导线D. 弯曲的导线答案：B解析：短而宽的导线电阻小，能减少信号延迟。
7. 下列哪种工艺可以提高芯片的集成度？（）A. 减小晶体管尺寸B. 增加芯片面积C. 降低工作电压D. 减少引脚数量答案：A解析：减小晶体管尺寸可以在相同面积上集成更多的晶体管，从而提高集成度。
8. 芯片设计中，逻辑综合的主要目的是（）A. 优化电路性能B. 生成门级网表C. 验证功能正确性D. 确定芯片布局答案：B解析：逻辑综合的主要目的是将高级描述转化为门级网表。
9. 以下哪种存储单元在芯片中速度最快？（）A. SRAMB. DRAMC. FlashD. EEPROM答案：A解析：SRAM 的速度通常比DRAM、Flash 和EEPROM 快。
10. 芯片测试中，功能测试的目的是（）A. 检测芯片的制造缺陷B. 验证芯片的功能是否符合设计要求C. 评估芯片的性能D. 确定芯片的可靠性答案：B解析：功能测试主要是验证芯片的功能是否符合设计要求。
半导体工艺及芯片制造复习资料简答题与答案
半导体工艺及芯片制造复习资料简答题与答案第一章、半导体产业介绍1 .什么叫集成电路？写出集成电路发展的五个时代及晶体管的数量？（15分）集成电路：将多个电子元件集成在一块衬底上，完成一定的电路或系统功能。
集成电路芯片/元件数 无集成1 小规模（SSI ）2到50 中规模（MSI ）50到5000 大规模（LSI ）5000到10万 超大规模（VLSI ） 10万至U100万 甚大规模（ULSI ） 大于100万 产业周期1960年前 20世纪60年代前期 20世纪60年代到70年代前期 20世纪70年代前期到后期 20世纪70年代后期到80年代后期 20世纪90年代后期到现在2 .写出IC 制造的5个步骤？（15分）Wafer preparation （硅片准备）Wafer fabrication （硅片制造）Wafer test/sort （硅片测试和拣选）Assembly and packaging （装配和封装）Final test （终测）3 .写出半导体产业发展方向？什么是摩尔定律？（15分）发展方向：提高芯片性能一提升速度（关键尺寸降低，集成度提高，研发采用新材料），降低功耗。
提高芯片可靠性一严格控制污染。
降低成本——线宽降低、晶片直径增加。
摩尔定律指：IC 的集成度将每隔一年翻一番。
1975年被修改为：IC 的集成度将每隔一年半翻一番。
4 .什么是特征尺寸CD ？ （10分）最小特征尺寸，称为关键尺寸（Critical Dimension, CD ） CD 常用于衡量工艺难易的标志。
5.什么是 More moore 定律和 More than Moore 定律？（10 分）“More Moore”指的是芯片特征尺寸的不断缩小。
从几何学角度指的是为了提高密度、性能和可靠性在晶圆水平和垂直方向上的特征尺寸的继续缩小。
与此关联的3D结构改善等非几何学工艺技术和新材料的运用来影响晶圆的电性能。
IC复习提纲
1、按规模划分，集成电路经历了哪几代？它的发展遵循了一条著名定律，请说出此定律的内容。
答：按照规模划分为：SSI、MSI、LSI、VLSI和SOC，遵循摩尔定律（Moore）：集成电路的集成度，即芯片上的晶体管的数目每隔18个月增加一倍或每三年翻两番。
答：经历了：按规模划分，集成电路经历了晶体管、分立元件、SSI、MSI、LSI、VLSI、ULSI、GSI、SoC9代。
2、什么是PDK？PDK文件包括哪些内容？答：PDK是代工单位将经过前期开发确定的一套工艺设计文件。
包括：工艺电路模拟用的器件的SPICE参数，版图设计用的层次定义，设计规则，晶体管、电阻、电容等元件和通孔（Via）、焊盘等基本结构的版图，与设计工具关联的设计规则检查DRC（Design Rule Check）、参数提取（EXTraction）和版图电路图对照LVS（Layout-vs-Schematic）用的文件。
答：PDK是：Process Design Kit，PDK文件包括：PDK的参考手册(Documentation)、器件模型(Device Model)：由Foundry提供的仿真模型文件、Symbols & View：用于原理图设计的符号,参数化的设计单元都通过了SPICE 仿真的验证、CDF(Component Description Format,组件描述格式) & Callback：器件的属性描述文件,定义了器件类型、器件名称、器件参数及参数调用关系函数集Callback、器件模型、器件的各种视图格式等、Pcell(Parameterized Cell,参数化单元)：它由Cadence的SKILL语言编写,其对应的版图通过了DRC和LVS验证,方便设计人员进行Schematic Driven Layout(原理图驱动的版图)设计流程、技术文件(Technology File)：用于版图设计和验证的工艺文件,包含GDSII的设计数据层和工艺层的映射关系定义、设计数据层的属性定义、在线设计规则、电气规则、显示色彩定义和图形格式定义等、PV Rule(物理验证规则)文件：包含版图验证文件DRC/LVS/RC提取,支持Cadence的Diva、Dracula、Assura等。
半导体制造工艺期末考试重点复习资料
1、三种重要的微波器件：转移型电子晶体管、碰撞电离雪崩渡越时间二极管、MESFET。
2、晶锭获得均匀的掺杂分布：较高拉晶速率和较低旋转速率、不断向熔融液中加高纯度多晶硅，维持熔融液初始掺杂浓度不变。
3、砷化镓单晶：p型半导体掺杂材料镉和锌，n型是硒、硅和锑硅：p型掺杂材料是硼，n型是磷。
4、切割决定晶片参数：晶面结晶方向、晶片厚度（晶片直径决定）、晶面倾斜度（从晶片一端到另一端厚度差异）、晶片弯曲度（晶片中心到晶片边缘的弯曲程度）。
5、晶体缺陷：点缺陷（替位杂质、填隙杂质、空位、Frenkel，研究杂质扩散和氧化工艺）、线缺陷或位错（刃型位错和螺位错，金属易在线缺陷处析出）、面缺陷（孪晶、晶粒间界和堆垛层错，晶格大面积不连续，出现在晶体生长时）、体缺陷（杂质和掺杂原子淀积形成，由于晶体固有杂质溶解度造成）。
6、最大面为主磨面，与<110>晶向垂直，其次为次磨面，指示晶向和导电类型。
7、半导体氧化方法：热氧化法、电化学阳极氧化法、等离子化学汽相淀积法。
8、晶体区别于非晶体结构：晶体结构是周期性结构，在许多分子间延展，非晶体结构完全不是周期性结构。
9、平衡浓度与在氧化物表面附近的氧化剂分压值成正比。
在1000℃和1个大气压下，干氧的浓度C0是5.2x10^16分子数/cm^3，湿氧的C0是3x10^19分子数/cm^3。
10、当表面反应时限制生长速率的主要因素时，氧化层厚度随时间呈线性变化X=B(t+)/A线性区（干氧氧化与湿氧氧化激活能为2eV,）；氧化层变厚时，氧化剂必须通过氧化层扩散，在二氧化硅界面与硅发生反应，并受扩散过程影响，氧化层厚度与氧化时间的平方根成正比，生长速率为抛物线X^2=B(t+)抛物线区（干氧氧化激活能是1.24Ev,湿氧氧化是0.71eV）。
11、线性速率常数与晶体取向有关，因为速率常数与氧原子进入硅中的结合速率和硅原子表面化学键有关；抛物线速率常数与晶体取向无关，因为它量度的是氧化剂穿过一层无序的非晶二氧化硅的过程。
芯片设计基础知识题库100道及答案(完整版)
芯片设计基础知识题库100道及答案(完整版)1. 芯片设计中，用于描述电路功能和连接关系的语言通常是（）A. C 语言B. 汇编语言C. 硬件描述语言D. Java 语言答案：C2. 以下哪种不是常见的硬件描述语言（）A. VHDLB. VerilogC. PythonD. SystemVerilog答案：C3. 在芯片设计流程中，逻辑综合的主要作用是（）A. 将高级语言描述转换为门级网表B. 进行功能仿真C. 布局布线D. 生成测试向量答案：A4. 芯片的制造工艺通常用（）来表示A. 纳米B. 微米C. 厘米D. 毫米答案：A5. 以下哪个不是芯片设计中的时序约束（）A. 建立时间B. 保持时间C. 恢复时间D. 传播时间答案：D6. 芯片中的存储单元通常使用（）实现A. 触发器B. 计数器C. 加法器D. 减法器答案：A7. 下列哪种工具常用于芯片的功能仿真（）A. ModelSimB. QuartusC. CadenceD. Synopsys答案：A8. 芯片设计中的布线主要是为了（）A. 连接各个电路模块B. 优化芯片性能C. 节省芯片面积D. 以上都是答案：D9. 以下哪种不是常见的数字电路基本单元（）A. 与门B. 或门C. 非门D. 乘法器答案：D10. 在芯片设计中，降低功耗的方法不包括（）A. 降低工作电压B. 减少晶体管数量C. 提高时钟频率D. 采用低功耗工艺答案：C11. 芯片的性能指标通常不包括（）A. 工作频率B. 功耗C. 价格D. 面积答案：C12. 以下哪种不是芯片设计中的验证方法（）A. 形式验证B. 静态验证C. 动态验证D. 随机验证答案：D13. 芯片设计中的可测性设计主要是为了（）A. 提高芯片的可靠性B. 方便芯片测试C. 降低生产成本D. 增强芯片功能答案：B14. 下列哪种不是常见的芯片封装类型（）A. DIPB. BGAC. PGAD. IDE答案：D15. 芯片设计中，时钟树综合的目的是（）A. 优化时钟信号的分布B. 减少时钟偏差C. 降低时钟功耗D. 以上都是答案：D16. 以下哪种不是模拟电路的基本元件（）A. 电阻B. 电容C. 电感D. 触发器答案：D17. 在芯片设计中，面积优化的主要手段不包括（）A. 资源共享B. 逻辑化简C. 增加晶体管尺寸D. 复用模块答案：C18. 芯片中的电源网络主要用于（）A. 提供稳定的电源电压B. 传输信号C. 存储数据D. 控制时钟答案：A19. 下列哪种不是常见的EDA 工具（）A. Mentor GraphicsB. Altium DesignerC. Adobe PhotoshopD. Xilinx ISE答案：C20. 芯片设计中的逻辑优化通常在（）阶段进行A. 前端设计B. 后端设计C. 验证D. 测试答案：A21. 以下哪种不是常见的集成电路制造材料（）A. 硅B. 锗C. 铜D. 铝答案：C22. 在芯片设计中，信号完整性问题主要包括（）A. 反射B. 串扰C. 电磁干扰D. 以上都是答案：D23. 芯片的可靠性设计不包括（）A. 容错设计B. 冗余设计C. 加密设计D. 老化预测答案：C24. 下列哪种不是常见的芯片测试方法（）A. 功能测试B. 性能测试C. 压力测试D. 外观测试答案：D25. 芯片设计中的功耗分析通常包括（）A. 静态功耗分析B. 动态功耗分析C. 漏电功耗分析D. 以上都是答案：D26. 以下哪种不是常见的芯片架构（）A. RISCB. CISCC. DSPD. SQL答案：D27. 在芯片设计中，低功耗设计的策略不包括（）A. 门控时钟B. 多阈值电压C. 增加流水线级数D. 电源门控答案：C28. 芯片中的总线类型通常不包括（）A. 数据总线B. 地址总线C. 控制总线D. 通信总线答案：D29. 下列哪种不是常见的芯片设计流程模型（）A. 瀑布模型B. 迭代模型C. 敏捷模型D. 二叉树模型答案：D30. 芯片设计中的时序收敛主要是指（）A. 满足时序约束B. 优化性能C. 降低功耗D. 减小面积答案：A31. 以下哪种不是常见的数字信号处理算法在芯片中的实现方式（）A. 专用硬件B. 软件编程C. 混合实现D. 机械传动答案：D32. 在芯片设计中，静电防护的措施不包括（）A. 增加保护电路B. 提高工作电压C. 采用防静电材料D. 良好的接地答案：B33. 芯片的封装技术对芯片性能的影响不包括（）A. 散热B. 信号传输C. 成本D. 逻辑功能答案：D34. 下列哪种不是常见的模拟电路设计指标（）A. 增益B. 带宽C. 分辨率D. 时钟频率答案：D35. 芯片设计中的布局规划主要考虑（）A. 模块位置B. 布线资源C. 电源分布D. 以上都是答案：D36. 以下哪种不是常见的芯片验证技术（）A. 等价性检查B. 代码审查C. 边界扫描D. 故障注入答案：B37. 在芯片设计中，提高芯片集成度的方法不包括（）A. 减小晶体管尺寸B. 多层布线C. 增加芯片面积D. 三维集成答案：C38. 芯片中的模拟数字转换器（ADC）的主要性能指标不包括（）A. 转换精度B. 转换速度C. 功耗D. 存储容量答案：D39. 下列哪种不是常见的数字电路设计风格（）A. 行为级B. 结构级C. 物理级D. 生物级答案：D40. 芯片设计中的噪声分析主要针对（）A. 电源噪声B. 信号噪声C. 环境噪声D. 以上都是答案：D41. 以下哪种不是常见的芯片测试设备（）A. 逻辑分析仪B. 示波器C. 频谱分析仪D. 显微镜答案：D42. 在芯片设计中，降低时钟抖动的方法不包括（）A. 优化时钟源B. 增加时钟缓冲器C. 提高时钟频率D. 采用锁相环技术答案：C43. 芯片的电磁兼容性设计主要考虑（）A. 抗干扰能力B. 辐射发射C. 传导发射D. 以上都是答案：D44. 下列哪种不是常见的芯片可靠性测试（）A. 高温测试B. 低温测试C. 湿度测试D. 颜色测试答案：D45. 芯片设计中的电源完整性分析主要关注（）A. 电源电压波动B. 电流密度分布C. 地弹噪声D. 以上都是答案：D46. 以下哪种不是常见的芯片加密技术（）A. 对称加密B. 非对称加密C. 哈希函数D. 压缩技术答案：D47. 在芯片设计中，减少信号串扰的措施不包括（）A. 增加线间距B. 屏蔽C. 降低信号频率D. 增加信号强度答案：D48. 芯片中的数字信号处理器（DSP）通常用于（）A. 图像处理B. 音频处理C. 通信D. 以上都是答案：D49. 下列哪种不是常见的芯片设计中的知识产权（IP）核（）A. CPU 核B. GPU 核C. 内存控制器核D. 电池核答案：D50. 芯片设计中的性能评估指标通常不包括（）A. 吞吐量B. 延迟C. 重量D. 资源利用率答案：C51. 以下哪种不是常见的芯片制造工艺步骤（）A. 光刻B. 蚀刻C. 镀膜D. 焊接答案：D52. 在芯片设计中，解决时序违例的方法不包括（）A. 调整逻辑B. 改变布局C. 增加时钟周期D. 减少模块数量答案：D53. 芯片的散热设计主要考虑（）A. 散热器选择B. 风道设计C. 芯片封装D. 以上都是答案：D54. 下列哪种不是常见的模拟集成电路类型（）A. 运算放大器B. 比较器C. 计数器D. 滤波器答案：C55. 芯片设计中的布线拥塞解决方法不包括（）A. 重新布局B. 增加布线层数C. 减少布线资源需求D. 降低工作电压答案：D56. 以下哪种不是常见的芯片设计中的仿真类型（）A. 前仿真B. 后仿真C. 在线仿真D. 离线仿真答案：C57. 在芯片设计中，提高布线效率的方法不包括（）A. 智能布线算法B. 手动布线C. 增加布线资源D. 降低芯片性能答案：D58. 芯片中的锁相环（PLL）主要用于（）A. 时钟生成B. 频率合成C. 相位调整D. 以上都是答案：D59. 下列哪种不是常见的芯片验证语言（）A. SVAB. PSLC. HTMLD. OVL答案：C60. 芯片设计中的可综合代码编写原则不包括（）A. 避免使用不可综合的语法B. 优化代码结构C. 增加注释D. 提高代码可读性答案：C61. 以下哪种不是常见的芯片设计中的优化技术（）A. 逻辑重组B. 时钟门控C. 资源共享D. 颜色调整答案：D62. 在芯片设计中，降低电磁干扰的方法不包括（）A. 滤波B. 屏蔽C. 增加电磁辐射D. 合理布线答案：C63. 芯片的静电放电（ESD）保护主要针对（）A. 输入输出引脚B. 内部电路C. 电源引脚D. 以上都是答案：D64. 下列哪种不是常见的数字电路综合工具（）A. Design CompilerB. SynplifyC. VivadoD. Photoshop答案：D65. 芯片设计中的面积估算方法不包括（）A. 晶体管计数B. 模块面积累加C. 经验公式D. 重量测量答案：D66. 以下哪种不是常见的芯片设计中的时序分析工具（）A. PrimeTimeB. TimeQuestC. ModelSimD. Cadence答案：D67. 在芯片设计中，提高芯片稳定性的方法不包括（）A. 增加冗余电路B. 优化电源管理C. 降低工作温度D. 改变芯片颜色答案：D68. 芯片中的数模转换器（DAC）的主要性能指标不包括（）A. 分辨率B. 建立时间C. 线性度D. 存储容量答案：D69. 下列哪种不是常见的芯片设计中的布局工具（）A. ICCB. EncounterC. QuartusD. Vivado答案：C70. 芯片设计中的功耗估算方法通常不包括（）A. 基于公式计算B. 基于仿真C. 基于实测D. 基于猜测答案：D71. 以下哪种不是常见的芯片设计中的验证平台（）A. UVMB. VMMC. AVMD. WMM答案：D72. 在芯片设计中，减少布线延迟的方法不包括（）A. 缩短布线长度B. 减小线电阻C. 增加线电容D. 提高布线层数答案：C73. 芯片的热分析主要用于（）A. 评估芯片温度分布B. 优化散热设计C. 预测芯片寿命D. 以上都是答案：D74. 下列哪种不是常见的模拟电路仿真工具（）A. HSPICEB. SpectreC. LTspiceD. Python答案：D75. 芯片设计中的逻辑等效性检查主要检查（）A. 前后端设计的逻辑一致性B. 不同版本设计的逻辑一致性C. 不同模块设计的逻辑一致性D. 以上都是答案：D76. 以下哪种不是常见的芯片设计中的故障模型（）A. 固定故障B. 桥接故障C. 颜色故障D. 开路故障答案：C77. 在芯片设计中，提高芯片抗干扰能力的方法不包括（）A. 增加滤波电容B. 优化布线C. 降低电源电压D. 采用屏蔽技术答案：C78. 芯片中的存储器类型通常不包括（）A. SRAMB. DRAMC. ROMD. RAM答案：D79. 下列哪种不是常见的芯片设计中的性能优化策略（）A. 流水线设计B. 并行处理C. 串行处理D. 资源复用答案：C80. 芯片设计中的信号完整性仿真主要包括（）A. 反射仿真B. 串扰仿真C. 电磁兼容性仿真D. 以上都是答案：D81. 以下哪种不是常见的芯片设计中的低功耗技术（）A. 动态电压频率调整B. 多电压域设计C. 增加晶体管数量D. 门控电源答案：C82. 在芯片设计中，解决时钟偏差的方法不包括（）A. 插入缓冲器B. 调整时钟树结构C. 增加时钟频率D. 采用时钟网格答案：C83. 芯片的可靠性评估主要包括（）A. 失效率分析B. 寿命预测C. 故障模式影响分析D. 以上都是答案：D84. 下列哪种不是常见的数字电路测试向量生成方法（）A. 基于算法B. 基于仿真C. 基于模型D. 基于想象答案：D85. 芯片设计中的布线资源评估主要考虑（）A. 布线通道数量B. 过孔数量C. 布线层数D. 以上都是答案：D86. 以下哪种不是常见的芯片设计中的知识产权保护方式（）A. 专利申请B. 版权登记C. 商业秘密保护D. 公开源代码答案：D87. 在芯片设计中，提高模拟电路性能的方法不包括（）A. 采用高性能器件B. 优化电路结构C. 增加电路复杂度D. 进行参数校准答案：C88. 芯片中的控制器通常（）A. 负责数据处理B. 协调各部件工作C. 存储数据D. 进行信号转换答案：B89. 以下哪种不是芯片设计中的布线规则（）A. 线宽限制B. 线间距要求C. 颜色规定D. 布线层数限制答案：C90. 在芯片设计中，时钟树综合时需要考虑的因素不包括（）A. 时钟延迟B. 时钟偏斜C. 时钟频率D. 时钟功耗答案：C91. 芯片的测试覆盖率指标通常不包括（）A. 语句覆盖率B. 分支覆盖率C. 颜色覆盖率D. 条件覆盖率答案：C92. 下列哪种不是常见的芯片设计中的时序优化方法（）A. 寄存器重定时B. 逻辑复制C. 改变电路结构D. 增加芯片面积答案：D93. 芯片设计中的可测试性设计原则不包括（）A. 可观测性B. 可控制性C. 可修复性D. 可装饰性答案：D94. 以下哪种不是常见的芯片设计中的布局约束（）A. 模块间距B. 电源分布C. 布线通道D. 外观美观答案：D95. 在芯片设计中，降低串扰的方法不包括（）A. 增加屏蔽线B. 调整线的走向C. 提高信号幅度D. 减小并行线长度答案：C96. 芯片的故障诊断技术通常不包括（）A. 逻辑分析B. 信号监测C. 外观检查D. 功能测试答案：C97. 下列哪种不是常见的芯片设计中的仿真加速技术（）A. 硬件加速B. 并行仿真C. 模型简化D. 色彩优化答案：D98. 芯片设计中的电源网络设计要点不包括（）A. 降低电源噪声B. 提高电源效率C. 增加电源颜色D. 保证电源稳定性答案：C99. 以下哪种不是常见的芯片设计中的逻辑化简方法（）A. 卡诺图法B. 公式法C. 图形法D. 随机法答案：D100. 在芯片设计中，提高布线资源利用率的方法不包括（）A. 合理规划布线通道B. 减少布线层数C. 优化布线算法D. 随意布线答案：D。
集成电路工艺原理(期末复习资料)
第一章概述1、集成电路：通过一系列特定的加工工艺，将晶体管、二极管等有源器件和电阻、电容等无源器件，按照一定的电路互连，“集成”在一块半导体单晶片（如Si、GaAs）上，封装在一个内，执行特定电路或系统功能。
2、特征尺寸：集成电路中半导体器件能够加工的最小尺寸。
它是衡量集成电路设计和制造水平的重要尺度，越小，芯片的集成度越高，速度越快，性能越好3、摩尔定律：芯片上所集成的晶体管的数目，每隔18个月就翻一番。
4、High-K材料：高介电常数，取代SiO2作栅介质，降低漏电。
Low-K 材料：低介电常数，减少铜互连导线间的电容，提高信号速度5、功能多样化的“More Than Moore”：指的是用各种方法给最终用户提供附加价值，不一定要缩小特征尺寸，如从系统组件级向3D集成或精确的封装级(SiP)或芯片级(SoC)转移。
6、IC企业的分类：通用电路生产厂；集成器件制造；Foundry厂；Fabless：IC设计公司；第二章：硅和硅片的制备7、单晶硅结构：晶胞重复的单晶结构能够制作工艺和器件特性所要求的电学和机械性能8、CZ法生长单晶硅：把熔化的半导体级硅液体变成有正确晶向，并且被掺杂成n或p型的固体硅锭；9、直拉法目的：实现均匀掺杂和复制籽晶结构，得到合适的硅锭直径，限制杂质引入；其关键参数：拉伸速率和晶体旋转速度10、区熔法特点：纯度高，含氧低；晶圆直径小。
第三章集成电路制造工艺概况11、亚微米CMOS IC 制造厂典型的硅片流程模型第四章氧化12、热生长：在高温环境里，通过外部供给高纯氧气使之与硅衬底反应，得到一层热生长的SiO2 。
13、淀积：通过外部供给的氧气和硅源，使它们在腔体中方应，从而在硅片表面形成一层薄膜。
14、干氧：Si（固）＋O2（气）－> SiO2(固)：氧化速度慢，氧化层干燥、致密，均匀性、重复性好，与光刻胶的粘附性好.水汽氧化：Si （固）＋H2O （水汽）－>SiO2（固）+ H2 （气）：氧化速度快，氧化层疏松，均匀性差，与光刻胶的粘附性差。
半导体芯片制造中、高级工考试题
半导体芯片制造中、高级工考试题1、填空（江南博哥）大容量可编程逻辑器件分为（）和（）。
解析：复杂可编程逻辑器件；现场可编程门阵列2、单选人们规定：（）电压为安全电压.A.36伏以下B.50伏以下C.24伏以下答案：A3、问答题对于大尺寸的MOS管版图设计，适合采用什么样的版图结构？简述原因。
解析：（1）S管的版图一般采用并联晶体管结构。
采用并联晶体管结构后，可共用源区和漏区，使得在同样宽长比的情况下，漏区和源区的面积被减小，并因此使得器件源极和漏极的PN 结电容被减小，对提高电路的动态性能很有好处。
（2）寸器件在版图设计时还采用折叠的方式减小一维方向上的尺寸。
因为器件的尺寸大，即叉指的个数较多，如果采用简单并列的方式，将由于叉指到信号引入点的距离不同引起信号强度的差异。
同时，由于在一维方向上的工艺离散性，也将导致最左端的叉指和最右端的叉指所对应的并联器件在参数和结构上产生失配。
4、填空在一个晶圆上分布着许多块集成电路，在封装时将各块集成电路切开时的切口叫（）。
解析：划片槽5、填空半导体材料可根据其性能、晶体结构、结晶程度、化学组成分类。
比较通用的则是根据其化学组成可分为元素（）、（）半导体、固溶半导体三大类。
解析：半导体；化合物6、问答题叙述H2还原SiCl4外延的原理，写出化学方程式。
解析：在气相外延生长过程中，首先是反应剂输运到衬底表面；接着是它在衬底便面发生反应释放出硅原子，硅原子按衬底晶向成核，长大成为单晶层。
化学方程式如下：7、填空化学清洗中是利用硝酸的强（）和强（）将吸附在硅片表面的杂质除去。
解析：酸性；氧化性8、问答题集成电路封装有哪些作用？解析：（1）机械支撑和机械保护作用。
（2）传输信号和分配电源的作用。
（3）热耗散的作用。
（4）环境保护的作用。
9、填空外延生长方法比较多，其中主要的有（）外延、（）外延、金属有机化学气相外延、分子束外延、（）、固相外延等。
解析：化学气相；液相；原子束外延10、填空半导体材料有两种载流子参加导电，具有两种导电类型。
《集成电路工艺原理(芯片制造)》课程+试题库-14页文档资料
一、填空题（30分=1分*30）10题/章晶圆制备1．用来做芯片的高纯硅被称为（半导体级硅），英文简称（ GSG ），有时也被称为（电子级硅）。
2．单晶硅生长常用（ CZ法）和（区熔法）两种生长方式，生长后的单晶硅被称为（硅锭）。
3．晶圆的英文是（ wafer ），其常用的材料是（硅）和（锗）。
4．晶圆制备的九个工艺步骤分别是（单晶生长）、整型、（切片）、磨片倒角、刻蚀、（抛光）、清洗、检查和包装。
5．从半导体制造来讲，晶圆中用的最广的晶体平面的密勒符号是（ 100 ）、（110 ）和（111 ）。
6．CZ直拉法生长单晶硅是把（融化了的半导体级硅液体）变为（有正确晶向的）并且（被掺杂成p型或n型）的固体硅锭。
7．CZ直拉法的目的是（实现均匀掺杂的同时并且复制仔晶的结构，得到合适的硅锭直径并且限制杂质引入到硅中）。
影响CZ直拉法的两个主要参数是（拉伸速率）和（晶体旋转速率）。
8．晶圆制备中的整型处理包括（去掉两端）、（径向研磨）和（硅片定位边和定位槽）。
9．制备半导体级硅的过程：1（制备工业硅）；2（生长硅单晶）；3（提纯）。
氧化10．二氧化硅按结构可分为（）和（）或（）。
11．热氧化工艺的基本设备有三种：（卧式炉）、（立式炉）和（快速热处理炉）。
12．根据氧化剂的不同，热氧化可分为（干氧氧化）、（湿氧氧化）和（水汽氧化）。
13．用于热工艺的立式炉的主要控制系统分为五部分：（工艺腔）、（硅片传输系统）、气体分配系统、尾气系统和（温控系统）。
14．选择性氧化常见的有（局部氧化）和（浅槽隔离），其英语缩略语分别为LOCOS和（ STI ）。
15．列出热氧化物在硅片制造的4种用途：（掺杂阻挡）、（表面钝化）、场氧化层和（金属层间介质）。
16．可在高温设备中进行的五种工艺分别是（氧化）、（扩散）、（）、退火和合金。
17．硅片上的氧化物主要通过（热生长）和（淀积）的方法产生，由于硅片表面非常平整，使得产生的氧化物主要为层状结构，所以又称为（薄膜）。
《集成电路制造技术》复习参考提纲
《集成电路制造技术》复习参考提纲1，集成电路制造业的摩尔定律的终结和未来发展趋势，掌握基本观点。
2，光学光刻的基本工艺流程。
3，光刻系统的性能指标和影响光学曝光系统曝光精度的几个主要参数。
提高光学光刻分辨率的方法；数值孔径NA对曝光分辨率(R=kλ/NA)和曝光聚焦深度(σ=λ/NA2，λ为曝光波长)的影响。
4，电子束光刻的基本原理和流程，响电子束光刻精度的因素和校正方法。
5，极深紫外光刻的基本原理和光刻机结构6，比较光学曝光、X射线曝光、电子束曝光这三种曝光技术的基本原理及其优缺点；7，等离子体的产生方法和设备，RIE、ICP和ECR的三种产生等离子体的方法差别及其在刻蚀工艺中的特点。
8，刻蚀的基本工艺流程，干法刻蚀和湿法刻蚀的基本机理与其优缺点。
为什么干法刻蚀能获得垂直侧壁。
9，刻蚀工艺的7个特征参数：刻蚀速率，各向异性，均匀性，选择性，过刻，钻刻，负载效应。
10，SiO2、Si、Si3N4和Al的刻蚀方法（各向异性，各向同性，湿法，干法，Si-SiO2刻蚀选择比），控制参数，采用的气体种类。
11，化学机械抛光的基本原理和优缺点，掌握金属和氧化物的CMP工艺及原理。
12，物理气相沉积的主要方法和设备（热蒸发，电子束蒸发，磁控溅射），各具有什么特点，对真空环境有什么要求。
13，化学气相沉积的基本原理（8个步骤），主要方法和设备。
决定薄膜沉积速率的2个主要影响因素，温度对沉积速率的影响。
14，衡量薄膜质量的特性参数（主要掌握台阶覆盖能力、膜应力、深宽比间隙填充能力）15，SiO2和Si的薄膜沉积方法。
16，扩散的工艺流程和基本原理，预沉积阶段与推进阶段的杂质浓度扩散的特点。
17，离子注入的工艺流程和基本原理。
比较扩散与离子注入的优缺点18，离子注入过程中的两种主要能量损失机制。
19，离子注入的停止机制和沟道效应的解释，消除沟道效应的方法。
20，SIMOX工艺的原理和工艺流程。
21，热氧化工艺的基本原理。
(完整版)半导体芯片制造中级复习题A
半导体芯片制造中级工复习题一判断题：1.单晶是原子或离子沿着三个不同的方向按一定的周期有规则的排列，并沿一致的晶体学取向所堆垛起来的远程有序的晶体。
( √)2.迁移率是反映半导体中载流子导电能力的重要参数。
掺杂半导体的电导率一方面取决于掺杂的浓度，另一方面取决于迁移率的大小。
同样的掺杂浓度，载流子的迁移率越大，材料的电导率就越高。
(√)3.点缺陷，如空位、间隙原子、反位缺陷、替位缺陷，和由它们构成的复合体。
(√)4.位错就是由范性形变造成的，它可以使晶体内的一原子或离子脱离规则的周期排列而位移一段距离，位移区与非位移区交界处必有原子的错位，这样产生线缺陷称为位错。
(√)5.抛光片的电学参数包括电阻率，载流子浓度，迁移率，直径、厚度、主参考面等。
(×)6.液相外延的原理是饱和溶液随着温度的降低产生过饱和结晶。
( √)7.离子源是产生离子的装置。
（√）8.半导体芯片制造工艺对水质的要求一般. （×）9.光致抗蚀剂在曝光前对某些溶剂是可溶的，曝光后硬化成不可溶解的物质，这一类抗蚀剂称为负性光致抗蚀剂，由此组成的光刻胶称为负性胶。
（√）10.设备、试剂、气瓶等所有物品不需经严格清洁处理，可直接进入净化区。
（×）11.干法腐蚀清洁、干净、无脱胶现象、图形精度和分辨率高。
（√）12.光刻工艺要求掩膜版图形黑白区域之间的反差要低。
（×）13.在半导体集成电路中，各元器件都是制作在同一晶片内。
因此要使它们起着预定的作用而不互相影响，就必须使它们在电性能上相互绝缘。
（√）14.金属剥离工艺是以具有一定图形的光致抗蚀剂膜为掩膜，带胶蒸发或溅射所需的金属，然后在去除光致抗蚀剂膜的同时，把胶膜上的金属一起去除干净。
（√）15.表面钝化工艺是在半导体芯片表面复盖一层保护膜，使器件的表面与周围气氛隔离。
（√）二选择题1.下列材料属于N型半导体是AC 。
A 硅中掺有元素杂质磷(P)、砷(As) B．硅中掺有元素杂质硼(B)、铝(Al)C 砷化镓掺有元素杂质硅(Si)、碲(Te) D．砷化镓中掺元素杂质锌、镉、镁2.属于绝缘体的正确答案是 B 。
芯片设计与制造考试试题
芯片设计与制造考试试题1. 芯片设计基础知识芯片设计是电子信息技术领域中的重要组成部分，涉及到电子器件的布局、连线和电连接等方面。
以下是一些与芯片设计相关的基础知识试题：题目一：请简要解释芯片设计的定义和意义。
题目二：什么是VLSI设计？VLSI设计在芯片设计中的作用是什么？题目三：请解释ASIC设计与FPGA设计之间的区别。
2. 芯片设计流程芯片设计流程是指在实际进行芯片设计时所需经历的各个环节和步骤，从设计规划到验证测试。
以下是与芯片设计流程相关的试题：题目一：请简述芯片设计流程的主要步骤，并对每个步骤进行简要描述。
题目二：芯片设计中的RTL设计和物理设计分别是什么？它们在整个流程中的作用是什么？题目三：请解释优先级和时序约束在芯片设计流程中的重要性。
3. 芯片制造工艺芯片制造工艺是指将设计好的芯片原型进行批量生产的过程，包括光刻、薄膜沉积、曝光、刻蚀等。
以下是与芯片制造工艺相关的试题：题目一：请简述芯片制造工艺的主要步骤，并对每个步骤进行简要描述。
题目二：请解释半导体材料的应用在芯片制造中的重要性。
题目三：芯片制造过程中，什么是后端工艺？它与前端工艺有何区别？4. 芯片设计与制造的未来发展芯片设计与制造领域在不断发展中，新技术和新理念正不断涌现，对未来的发展方向提出了新的挑战。
以下是与芯片设计与制造未来发展相关的试题：题目一：请列举目前主流的芯片制造工艺，并对比其特点和优劣。
题目二：请简要解释下一代芯片设计与制造技术中的三维集成概念。
题目三：在物联网和人工智能等领域的快速发展下，芯片设计与制造将面临哪些重要挑战？总结：通过这些试题，我们可以了解芯片设计与制造的基础知识、流程、工艺以及未来发展方向。
熟练掌握这些知识，对于从事芯片设计与制造相关工作的人员来说至关重要。
随着科技的不断进步，芯片设计与制造领域将继续发展，为我们的生活和工作带来更多便利和可能性。
芯片制造期末复习资料
芯片制造期末复习资料第一章（1）谁发明了集成电路? 德国青年工程师Jack Kilby(1959)（2）分立器件：每个芯片中只含有一个元件的器件。
分类：晶体管，二极管，电容器，电阻器等（3）集成电路：采用一定工艺，把一个电路中所需的晶体管，二极管，电阻，电容，电感等元件及布线连在一起的基片。
分类①功能结构：模拟集成电路数字集成电路数/模集成电路。
②按集成程度高低：小规模，中，大，超大，甚大。
③导电性：双极型，单极型。
（4）特征尺寸：特征尺寸即芯片表面电路和特征线宽。
特征尺寸越小，单位面积内的晶体管集成程度就越高，速度越快，性能越好，是衡量集成电路设计和制造水平的重要尺度。
第二章（1）半导体：常温下导电性介于导体和绝缘体之间的材料。
导体：容易导电的物体，即能够让电流通过的材料。
绝缘体：表现出核子对轨道电子的强大束缚，即对电子移动有很大阻碍的材料。
（2）常用半导体材料：锗，硅，硒。
（3）制造半导体过程中常用的化学品：酸，碱，溶剂，水第三章（1）晶体：原子在整个材料里重复排列成非常固定结构的材料。
非晶体：原子没有固定和周期性排列的材料。
（2）晶体生长的三种方法：直拉法，液体掩盖直拉法，区熔法。
第四章(1）晶圆生产工艺①薄膜工艺：是在晶圆表面形成薄膜的加工工艺。
薄膜可以是绝缘体，半导体，导体。
这些工艺技术是生长二氧化硅膜和沉淀不同材料薄膜。
通用的沉淀技术：物理气相沉积（PVD），化学气相沉积（CVD），蒸发和溅射。
②图形化工艺：通过一系列生产步骤将晶圆表面薄膜的特定部分除去的工艺，又可称为光掩膜，掩膜，光刻或微光刻。
是4个基本工艺中最关键的。
③掺杂：将特定量的杂质通过薄膜开口引入晶圆表层的工艺过程。
两种方法：热扩散和离子注入④热处理：简单地将晶圆加热和冷却来达到特定结果的过程。
第五章（1）洁净室的构成：①空调净化系统：空调机组空气过滤器系统②天花板系统③隔墙④地板：PVC地板，高架地板，防静电地板⑤照明系统。
IC原理复习资料
《IC原理》复习资料1. 按照半导体集成电路的集成度来分，分为哪些类型？小规模集成电路(SSI)、中规模集成电路(MSI)、大规模集成电路(LSI)、超大规模集成电路(VLSI)、特大规模集成电路(ULSI)、巨大规模集成电路 (GSI）。
2. 按照器件类型分，半导体集成电路分为哪几类？BJT型、MOS型、Bi-CMOS型3. 按电路功能或信号类型分，半导体集成电路分为哪几类？数字集成电路、模拟集成电路、数模混合集成电路4. 四层三结的结构的双极型晶体管中隐埋层的作用？①减小寄生pnp管的影响；②减小集电极串联电阻。
5. 简单叙述一下pn结隔离的NPN晶体管的光刻步骤？N+隐埋层扩散孔光刻→P隔离扩散孔光刻→P型基区扩散孔光刻→N+发射区扩散孔光刻→引线孔光刻→反刻铝6. 简述硅栅P阱CMOS的光刻步骤？P阱光刻→光刻有源区→光刻多晶硅→P+区光刻→N+区光刻→光刻接触孔→光刻铝线7. 以P阱CMOS工艺为基础的BiCMOS的有哪些不足？NPN晶体管电流增益小；集电极的串联电阻很大；NPN管C极只能接固定电位，从而限制了NPN管的使用。
8. 以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
优点：NPN具有较薄的基区，提高了其性能；N阱使得NPN管C极与衬底隔开，可根据电路需要接电位。
缺点：集电极串联电阻还是太大，影响双极器件的驱动能力。
改进方法：在N阱里加隐埋层，使NPN管的集电极串联电阻减小；使CMOS器件的抗闩锁性能大大提高。
9. 双极型IC的隔离技术主要有几种类型。
pn结隔离、绝缘介质隔离及性能更优越的pn结隔离、绝缘介质隔离混合的隔离工艺--混合隔离（等平面隔离）。
其中最重要的是典型的pn 结隔离的工艺内容,这仍然是双极型逻辑集成电路制造中最最常用的隔离工艺,因为该工艺与常规平面制造工艺相容性最好。
pn结隔离-利用反向pn结的大电阻特性实现集成电路中各元器件间电性隔离方法；介质隔离-使用绝缘介质取代反向pn结,实现集成电路中各元器件间电性隔离方法；混合隔离-在实现集成电路中各元器件间电性隔离时,既使用了反向pn结的大电阻特性又使用了绝缘介质电性绝缘性质的方法。
AT89S51 单片机期末考试复习资料
单片机复习资料一、填空题1.80C51的Po口作为输出端口时,每位能驱动 8 个SL型TTL负载。
2.当80C51引脚 ALE 信号有效时,表示从Po口稳定地送出了低8位地址。
3.一个机器周期等于 6 个状态周期，振荡脉冲2分频后产生的时钟信号的周期定义为状态周期。
4.在80C51单片机内部RAM中，字节地址范围是20H ~ 2FH的区域称为位寻址区，而字节地址范围是30H ~ 7FH的一段区域称为通用RAM区。
5.80C51系列单片机内部数据存储器，即内RAM中位寻址区的地址范围是 20H~2FH工作寄存器区的地址范围是 00H~1FH 。
内R0M中寻址区的地址范围是0000H~0FFFH 。
6.80C51有 4 个并行I\O口,其中P0~P3是准双向口，所以由输出转输入时必须先写入 1 。
7.80C51串行接口有4种工作方式，这可在初始化程序中用软件填写特殊功能寄存器SCON 加以选择。
8.若不使用80C51片内存器引脚 EA 必须接地。
9.80C51的堆栈是软件填写堆栈指针临时在片内RAM 内开辟的区域。
10.80C51有4组工作寄存器，它们的地址范围是 00H~1FH 。
11.80C51片内 20H~2FH 范围内的数据存储器,既可以字节寻址又可以位寻址。
12.计算机的系统总线有数据总线、地址总线、控制总线。
13.80C51在物理有 4 个独立的存储空间。
14.程序状态标志字寄存器PSW中的PSW.7的含义是进/借位标志；PSW.0的含义是奇偶标志位。
15.通常单片机上电复位时ＰＣ＝ 0000H ＳＰ＝07H，通用寄存器采用第0组，这一组寄存器的地址范围是从00H ～07H。
16.单片机的存储器设计采用哈佛结构，它的特点是将程序存储器空间和数据存储器空间在物理上截然分开，分别寻址。
17.单片机系统的复位方式有上电复位和手动按键复位两种。
18.80C51单片机的内部硬件结构包括了：运算器、控制器、存储器、和寄存器以及并行I/O口、串行口、中断控制系统、时钟电路、位处理器等部件，这些部件通过总线相连接。
半导体技术期末复习
1.20世纪上半叶对半导体产业发展做出贡献的4种不同产业。
P2答：真空管电子学、无线电通信、机械制表机、固体物理2.列出5个集成时代，指出每个时代的时间段，并给出每个时代每个芯片上的元件数。
P4小规模集成电路20世纪60年代前期2-50个芯片中规模集成电路20世纪60年代到70年代前期20-5000个芯片大规模集成电路20世纪70年代前期到70年代后期5000-100000个芯片超大规模集成电路20世纪70年代后期到80年代后期个芯片甚大规模集成电路20世纪90年代后期至今大于1000000个芯片3.列出提高微芯片制造技术相关的三个重要趋势，简要描述每个趋势。
P81、提高芯片性能:提高速度和降低功耗。
1）、器件做的越小，芯片上的器件就越多，芯片的速度就提高；2）、使用材料，通过芯片表面的电路和器件来提高电信号的传输。
2、提高芯片可靠性3、降低芯片成本原因：根本原因是得益于CD尺存的减小；半导体产品市场的大幅度增长。
4.什么是芯片的关键尺寸？这种尺寸为何重要？P9芯片的物理尺寸特征被称为特征尺寸，最小的特征尺寸称为关键尺寸。
将CD作为定义制造复杂性水平的标准，也就是如果你拥有在硅片上制造某种CD的能力，那你就能加工其他所有特征尺寸，由于这些尺寸更大，因此更容易生产。
例如，如果芯片上的最小尺寸是0.18um，那么这个尺寸就是CD。
半导体产业使用“技术节点”这一术语描述在硅片制造中使用的可应用CD .5.什么是摩尔定律？它预测了什么？这个定律正确吗？P101964年摩尔预言在一块芯片上的晶体管数大约每隔一年翻一番（后来在1975年被修正为预计每18个月翻一番）。
摩尔定律惊人的准确！6.以B掺入Si中为例，说明什么是受主杂质、受主杂质电离过程和P型半导体。
在硅晶体中掺入硼，硼是Ⅲ族元素，硼替代原有硅原子位置，由于Ⅲ族元素最外层只有3个价电子，与周围硅原子产生共价键时，产生一个空穴，而本身接受一个电子称为带负电的离子，通常我们称这种杂质为受主杂质。
芯片科学知识点总结
芯片科学知识点总结一、芯片概述芯片，也称之为"集成电路芯片"，简称"集成电路"，英文称为"Integrated Circuit"（IC），是对在同一片半导体晶片上集成了多个元件、部件的电路，是半导体行业重要的产物，是当代信息技术的重要基础。
1. 物理结构芯片是一种微型电路板，它是由一块摄像素化的硅晶片上定义了数百万个半导体器件而成的。
晶圆是砧板上高纯度的硅片，当它们处在严格控制的环境条件下，通过光刻蚀、扩散、化合物与金属的沉积、磨损等工艺步骤制造出来。
制作出来的芯片包括了芯片上的元件构造、金属相互联系的排列及其电气线路。
2. 工作原理芯片中的电子构件通过微尺度的线与元件相互联系。
压电透明介质被用来保障线路环绕。
大多数芯片支持的电压会小于 2.5 伏斯，并且大多数尺度等于于 1 时的器件。
这比同样尺寸的电路的尺寸小很多了。
随着半导体的集成度逐渐提高，芯片上的元器件正在变得越来越小，功能越来越强大。
3. 基本特点芯片有密度高、精细适合于大、功能强、耗能小、速度快、耐磨损、外部连接便捷、重量轻等特点。
二、芯片种类1. 按功能可分为存储芯片：主要功能是存储和读取数据，如存储芯片、内存芯片等。
处理芯片：主要用于处理数据，如中央处理单元（CPU）、数字信号处理器（DSP）等。
逻辑芯片：主要用于实现逻辑运算和控制逻辑功能，如分立型逻辑芯片、门阵列型逻辑芯片等。
2. 按工艺可分为廉价型芯片：采用的工艺技术是比较简单和成熟的，成本相对比较低，包括IC设计、半导体制造、封测三个方面。
先进型芯片：采用的是紧跟最新工艺的技术，能实现更高的性能和功能。
3. 按应用领域可分为通讯领域芯片：如移动终端芯片、基站芯片、通讯基带芯片等。
计算机领域芯片：如微处理器芯片、GPU芯片、北桥芯片、南桥芯片等。
消费类电子芯片：如电视芯片、MP3芯片、摄像头芯片等。
医疗、航天、工业控制等特定领域芯片。
芯片设计与制造考试试题
芯片设计与制造考试试题1. 介绍芯片设计与制造的背景和重要性（500字）芯片设计与制造是现代科技的重要组成部分，它涵盖了电子工程、计算机科学、材料科学等多个领域。
随着信息技术的飞速发展和智能设备的普及，芯片已经成为人们生活中不可或缺的一部分。
芯片设计与制造的技术对于推动科技创新和经济发展具有重要意义。
2. 芯片设计的基本原理和流程（800字）芯片设计是指根据特定的功能和要求，利用计算机辅助设计软件进行电子器件的结构、布局、尺寸等参数的确定。
它涉及到逻辑设计、物理设计和电路仿真等多个方面。
芯片设计的基本原理是将目标功能分解为多个模块，然后对每个模块进行详细设计和优化，最后将各个模块集成到一个整体芯片中。
芯片设计的流程包括需求分析、设计规范确定、电路设计、逻辑设计、物理设计、布局布线、验证仿真等多个环节。
3. 芯片制造的技术和过程（800字）芯片制造是将设计好的芯片图案通过一系列的工艺步骤转化成实际的芯片产品。
芯片制造的主要技术包括光刻技术、离子注入技术、薄膜沉积技术、化学蚀刻技术等。
芯片制造的过程分为前道工艺和后道工艺两个阶段。
前道工艺主要包括晶圆清洗、光刻、离子注入等步骤，用于构建芯片的结构和电路。
后道工艺主要包括薄膜沉积、化学蚀刻、金属离子的沉积等步骤，用于连接芯片的电路，并为芯片添加保护层。
4. 芯片设计与制造中的挑战和发展趋势（700字）芯片设计与制造面临着许多挑战。
首先，芯片的集成度不断提高，要求设计师在有限的空间内实现更多的功能。
其次，芯片的功耗和散热问题也是一个挑战，需要在设计阶段充分考虑功耗优化和散热设计。
另外，新的材料和工艺技术的不断涌现，也给芯片设计与制造带来了新的挑战和机遇。
未来，芯片设计与制造将向着更先进、更高效、更节能的方向发展。
首先，随着人工智能、物联网等领域的快速发展，对芯片的计算和处理能力提出了更高的要求，芯片的集成度和性能将继续提高。
其次，芯片的功耗优化和散热设计将成为一个重要的研究方向。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
芯片制造期末复习资料
第一章
（1）谁发明了集成电路? 德国青年工程师Jack Kilby(1959)
（2）分立器件：每个芯片中只含有一个元件的器件。
分类：晶体管，二极管，电容器，电阻器等
（3）集成电路：采用一定工艺，把一个电路中所需的晶体管，二极管，电阻，电容，电感等元件及布线连在一起的基片。
分类①功能结构：模拟集成电路数字集成电路数/模集成电路。
②按集成程度高低：小规模，中，大，超大，甚大。
③导电性：双极型，单极型。
（4）特征尺寸：特征尺寸即芯片表面电路和特征线宽。
特征尺寸越小，单位面积内的晶体管集成程度就越高，速度越快，性能越好，是衡量集成电路设计和制造水平的重要尺度。
第二章
（1）半导体：常温下导电性介于导体和绝缘体之间的材料。
导体：容易导电的物体，即能够让电流通过的材料。
绝缘体：表现出核子对轨道电子的强大束缚，即对电子移动有很大阻碍的材料。
（2）常用半导体材料：锗，硅，硒。
（3）制造半导体过程中常用的化学品：酸，碱，溶剂，水
第三章
（1）晶体：原子在整个材料里重复排列成非常固定结构的材料。
非晶体：原子没有固定和周期性排列的材料。
（2）晶体生长的三种方法：直拉法，液体掩盖直拉法，区熔法。
第四章
(1）晶圆生产工艺
①薄膜工艺：是在晶圆表面形成薄膜的加工工艺。
薄膜可以是绝缘体，半导体，导体。
这些工艺技术是生长二氧化硅膜和沉淀不同材料薄膜。
通用的沉淀技术：物理气相沉积（PVD），化学气相沉积（CVD），蒸发和溅射。
②图形化工艺：通过一系列生产步骤将晶圆表面薄膜的特定部分除去的工艺，又可称为光掩膜，掩膜，光刻或微光刻。
是4个基本工艺中最关键的。
③掺杂：将特定量的杂质通过薄膜开口引入晶圆表层的工艺过程。
两种方法：热扩散和离子注入
④热处理：简单地将晶圆加热和冷却来达到特定结果的过程。
第五章
（1）洁净室的构成：①空调净化系统：空调机组空气过滤器系统②天花板系统③隔墙④地板：PVC地板，高架地板，防静电地板⑤照明系统。
（2）为什么要控制污染？
污染会改变器件的尺寸，改变表面洁净度，并且/或者造成有凹痕的表面。
（3）水中存在的污染物：溶解的矿物质，颗粒，细菌，有机物，溶解氧，二氧化硅。
（4）常见的芯片烘干技术：①旋转淋洗甩干法：晶圆围绕着喷水中心管柱旋转，然后当热氮气从中心管柱喷出时，SRD转换高速旋转，旋转把水从芯片表面甩掉。
热氮气去除紧附于芯片表面的小水珠②异丙醇蒸汽蒸干法：当表面带水的芯片悬置于充满蒸汽的液体IPA 贮液罐时，IPA将芯片表面的水取代，IPA蒸汽区周围冷却管使IPA蒸汽中水蒸气凝结，从而去除了水。
③表面张力烘干：当芯片从水中被慢慢拿出水面时，水的表面张力产生一种特殊条件，张力吸走表面的水，使芯片变干。
第六章
（1）指出三个工艺良品率的主要测量点：
①晶圆的制造：良品率=晶圆产出数／晶圆投入数
②晶圆中测：良品率=合格芯片数／晶圆上的芯片数
③晶圆封装：良品率=终测合格的封装芯片数／投入封装的合格芯片数
（2）晶圆电测良品率的要素
晶圆直径：生产更大直径的晶圆会使晶圆上完整芯片数呈现更快增长，而且对晶圆电测良品率有积极的影响。
芯片尺寸：增加芯片尺寸而不增加晶圆直径会导致晶圆上完整芯片比例缩小，当芯片尺寸增加时需要增大晶圆直径以维持晶圆电测良品率。
芯片密度：增加芯片尺寸增加芯片密度，电路集成度有升高趋势，这种趋势使任何定缺陷在电路性区域的可能性增加，晶圆电测良品率降低。
边缘芯片数：边缘芯片数量过多，会使晶圆表面很大一部分被不完整芯片覆盖，这些芯片不能工作，降低了电测良品率降低。
制作缺陷密度：制作芯片缺陷密度过大，会降低电测良品率。
（3）整体工艺良品率：（晶圆产出／晶圆投入）*（合格芯片／晶圆上的芯片）*（通过最终测试的封装器件／投入封装的芯片）。
第七章
（1）二氧化硅膜层的三种用途：①做掺杂阻挡层②表面绝缘层③器件中的绝缘部分。
（2）水平管式反应炉：从20世纪60年代开始应用，最先应用于锗技术里的扩散工艺，直到发展到如今被称为扩散反应炉，一般称为管式反应炉。
从水平管式反应炉发展到了垂直管式反应炉。
主要构成：①温度控制系统②反应塞③反应炉④气体柜⑤晶圆清洗台⑥装片台⑦工艺自动化。
（3）快速热处理（RTP）：RTP工艺基于热辐射处理。
晶圆被自动放入一个有进气和出气的反应塞中。
在内部，加热源在晶圆上面或下面，使晶圆快速加热。
热辐射耦合进入晶圆以每秒75摄氏度——125摄氏度的速率达到工艺温度，而且在几秒钟之内可以冷却下来，晶圆本体未被加热，这就叫做RTP。
第八章
（1）光刻工艺的步骤：
①表面准备②涂胶③软烘焙④对准和曝光⑤显影⑥硬烘焙⑦显影检查⑧刻蚀⑨去除光刻胶⑩最终检查
（2）光刻胶的成分与作用
①聚合物：当在光刻胶曝光时，聚合物结构由可溶变成聚合（或反之）
②溶剂：稀释光刻胶，通过旋转涂敷形成薄膜
③感光剂：在曝光过程中控制和／或调节光刻胶的化学反应
④添加剂：各种添加的化学成分实现工艺效果，例如染色
（3）说明烘焙的装置和分类，区别
①对流烘焙箱软烘焙
②移动带式红外烘箱软烘焙
③微波烘焙
④真空烘焙
⑤热板
第九章
（1）显影的目的和方法
目的：通过对未聚合光刻胶的化学分解来使图案显影
方法：①负光刻胶显影②正光刻胶显影③湿法显影④干法（或等离子）显影（2）硬烘焙温度过高的影响
高温烘焙会产生边缘线等不良现象
（3）刻蚀可能存在的三种情况
①不完全刻蚀②过刻蚀③钻蚀
（4）解释等离子体刻蚀原理
采用高频辉光放电反应，使反应气体激活成活性粒子，这些活性粒子扩散到需刻蚀的部位，在那里与被刻蚀材料进行反应，形成挥发性生成物而被去除。
第十一章
（1）定义PN结：富含电子的区域（N型区）与富含空穴的区域（P型区）的分界处。
（2）固态扩散的目的
①在晶圆表面产生具体掺杂原子的数量（浓度）
②在晶圆表面下的特定位置处形成PN结（或NP结）
③在晶圆表面层形成特定的掺杂原子（浓度）分布
（3）什么叫横向扩散
杂质原子朝各个方向运动，一部分原子进行横向运动，在氧化隔离层下面形成了结（4）扩散工艺的步骤
①第一步为淀积②第二步为推进氧化
（5）扩散源有哪些分类
液态源固态源气态源
（6）什么叫推进氧化
在晶圆杂质再分布和在暴露的硅表面再生长新的氧化层
（7）离子选择的原理
掺杂原子被离化，分离，加速，形成离子束流，扫过晶圆，杂质原子对晶圆进行物理轰击，进入表面并在表面以下停止。
（8）离子注入后为何要退火
①掺杂原子的注入所造成的晶圆损伤会被热处理修复②确保良好的导电性③通过加热在晶圆表面的光刻胶将溶剂蒸发掉，从而得到精确的图形
第十二章
（1）薄膜的几种分类
按电性能可以分为①半导体膜②绝缘体膜③导体膜
（2）解释几种类型的CVD
①常压CVD：在常压CVD系统中反应和淀积是在常压下进行
典型：水平管—热感应式APCVD
桶式—辐射感应加热APCVD
饼式热感应APCVD
连续传导加热APCVD
②低压化学气相淀积（LPCVD）：
典型：水平对流热传导LPCVD
超高真空CVD
增强型等离子体
高密度等离子体CVD（HDPCVD)
金属有机物CVD（MOCVD）
（3）解释分子束外延
分子束外延技术是在超高真空条件下，用其组元的分子（或原子）束喷射到衬底上生长外延薄层的技术。
第十三章
（1）什么叫真空蒸发
真空蒸发是将固体材料置于真空室内，在真空条件下，将固体材料加热蒸发，蒸发出来的原子或分子能自由地弥布到容器的器壁上
（2）真空泵有几类
①机械真空泵②油扩散泵③低温泵④离子泵⑤涡轮分子泵
（3）列举出对于芯片表面导体所使用的金属材料的要求
①良好的电流负载能力（电流密度）
②和晶圆表面具有的良好的粘合性
③易于图形化工艺
④和晶圆材料具有良好的电接触性能
⑤高纯度
⑥耐腐蚀
⑦具有长期的稳定性
⑧能够淀积出均匀而且没有“空洞”和“小丘”的薄膜
⑨均匀的颗粒结构
（4）描述溅射的原理
在真空反应室中，由镀膜所需的金属构成的固态厚板被称为靶材，它是电接地的。
首先将氩气充入室内，并且电离成正电荷。
带正电荷的氩离子被接地的靶吸引，加速冲向靶。
在加速过程中这些离子受到引力作用，获得动量，轰击靶材。
这样在靶上就会出现动量转移现象。
氩离子轰击靶，引起其他的原子分散。
被氩离子从靶上轰击出的原子和分子进入反应室。
这就是溅射过程。
被轰击出的原子和分子散布在反应室中，其中一部分渐渐地停落在晶圆上。
第十四章
（1）画出四探针测试仪的部件和电流流向示意图
P271。