3第三章 集成门电路

合集下载

集成门电路

集成门电路
集成门电路
各种门电路都有集成电路产品,由于集成门电路具有体积小、 质量小、可靠性高、速度快、功耗低等优点,在数字电路中使用 较多。
在集成门电路中,使用比较普遍的是TTL和CMOS型集成门 电路。

1.1 TTL与非门电路

门 TTL与非门是在一块很小的硅片上,将若干三极管和电阻元件
集成,连接成一个与非门电路封装而成。


谢谢观看!
导通电压)。VT4 和二极管VD都截止。由于VT3 饱和导通,输出 电压V0等于VT3 的饱和电压值(一般地,硅管饱和电压约为0.3 V),所以 ,V0≈0.3V即输出为低电平。
现了与非门的逻辑功能之一,即输入全为1(即高电平)时,
输出为0(即低电平)。
1.1 TTL与非门电路
(2)当输入至少有一个为低电平0.3 V时,由于VT4 和VD导 通,VT4 和VD的导通电压都为0.7 V,所以输出电压V0为
V0≈(5—0.7—0.7)V=3.6V

成 门 实现了与非门的逻辑功能之二,即输入有0(即低电平)时,
输出为1(即高电平)。
综合上述两种情况,该电路满足与非的逻辑功能,即


F A·B·C
1.1 TTL与非门电路
3.常用类型简介
74LS00外引线排列图
内部含有4个两输入 端与非门,共有14个 引脚。


门74LS20外引线排列图 Nhomakorabea电

内部含有两个四输入 端的与非门器件。
1.2 CMOS与非门电路
1.CMOS与非门电路的组成及工作原理
集 成 门 电 路
(a)PMOS管结构 (b)NMOS管结构 (c)CMOS与非门电路

数字逻辑第3章 门电路

数字逻辑第3章 门电路

逻辑式:Y=A + B
逻辑符号: A 1
B
Y
电压关系表
uA uB uY
0V 0V 0V 0V 3V 2.3V 3V 0V 2.3V 3V 3V 2.3V
真值表
ABY
0
0
0
0
1
1
1
0
1
1
1
1
三、三极管非门
5V
利用二极管的压降为0.7V, 保证输入电压在1V以下时,
电路可靠地截止。
A(V) Y(V) <0.8 5 >2 0.2
II H &
II L &
… …
NOH
I OH (max) I IH
N MIN ( NOH , NOL )
NOL
IOL(max) I IL
六、CMOS漏极开路门(OD)门电路(Open Drain)
1 . 问题的提出
普通门电路
在工程实践中,往往需要将两个门的输出端 能否“线与”?
并联以实现“与”逻辑功能,称为“ 线与 。
输入 0 10% tr tf
tPHL
输出
tPLH
tr:上升时间
tf:下降时间 tw:脉冲宽度 tPHL:导通传输时间
tPLH:截止传输时间
平均传输延迟时间 (Propagation delay)
tpd= tpHL+ tpLH 2
5、功耗: 静态功耗:电路的输出没有状态转换时的功耗。 动态功耗:电路在输出发生状态转换时的功耗。
PMOS
NMOS
3、增强型MOSFET的开关特性
iD管可变子类型恒
VGS1 击开/关的条(件1)N沟道增强开型/M关O的S等FE效T电:路

数字电子技术基础 第三章(1)11-优质课件

数字电子技术基础 第三章(1)11-优质课件

图3.1.2 正逻辑与负逻辑
一些概念
1、片上系统(SoC) 2、双极型TTL电路 3、CMOS
1961年美国TI公司,第一片数字集成电路 (Integrated Circuits, IC)。
VLSI(Very Large Scale Integration)
3.2 半导体二极管门电路
3.2.1 半导体二极管 的开关特性
图3.2.1 二极管开关电路
可近似用PN结方程和下图所 示的伏安特性曲线来描述。
i Is ev/VT 1
其中:i为流过二极管的电流。 v为加到二极管两端的电压。
nkT VT q
图3.2.2 二极管的伏安特性
图3.2.3 二极管伏安特性的几种近似方法
三、电源的动态尖峰电流
图3.5.23 TTL反相器电源电流的计算 (a)vO=VOL 的情况 (b) vO=VOH的情况
图3.5.24 TTL反相器的电源动态尖峰电流
图3.5.25 TTL反相器电源尖峰电流的计算
图3.5.26 电源尖峰电流的近似波形
例3.5.4 计算f=5MHz下电源电流的平均值
图3.3.xx CMOS三态门电路结构之二 (a)用或非门控制 (b)用与非门控制
图3.3.xx CMOS三态门电路结构之三 可连接成总线结构。还能实现数据的双向传输。
3.3.6 CMOS电路的正确使用
一、输入电路的静电防护
1、在存储和运输CMOS器件时最好采用金属屏蔽层 作包装材料,避免产生静电。
tPHL:输出由高电平跳变为低电 平的传输延迟时间。
tPLH:输出由低电平跳变为高电 平的传输延迟时间。
tPD: 经常用平均传输延迟时间tPD
来表示tPHL和tPLH(通常相等)

数字逻辑第四版华科出版1~7全答案

数字逻辑第四版华科出版1~7全答案
1.7 将下列十进制数转换成二进制数、八进制数和十六进制 数(精确到小数点后4位)。
(1) 29 (2) 0.27 (3) 33.33
解答: (1) 29 = (11101)2=(65)8=(1D)16 (2) 0.27 = (0.0100)2=(0.21)8=(0.4 )16
(3)33.33 = (100001.0101)2 = (41.24)8= (41.2508)8= (41.2507)8 = (21.5)16 = (21.547B)16=(21.547A)16
ABCD
AB CD 00 01 11 10
00
1 11
01
1 11
11 1 1 1 1
所以,F(A,B,C,D) =m(3-15)
10
1 11
=M(0-2)
精选ppt
22
习题课
2.8 用卡诺图化简法求出下列逻辑函数的最简“与-或”表 达式和最简“或-与”表达式。
(1) F (A ,B ,C ,D ) A B A C D A C B C (2) F (A ,B ,C ,D ) B D C D (B C )A ( B D ) (3) F ( A ,B , C ,D ) M ( 2 , 4 , 6 , 1 , 1 , 1 0 , 1 1 , 1 2 , 1 3 ) 4 5 解答: (1) F (A ,B ,C ,D ) A B A C D A C B C
yzxyyzxz精选ppt191926用逻辑代数的公理定理和规则将下列逻辑函数化简为最简与或表达式精选ppt2020精选ppt212127将下列逻辑函数表示成最小项之和及最大项之积形式00011110abcd00011110所以m471215m03811精选ppt222200011110abcd00011110所以m315m02精选ppt232328用卡诺图化简法求出下列逻辑函数的最简与或表达式和最简或与表达式

第3章门电路

第3章门电路

&Y
4
第三章门电路
2.二极管或门
图3.2.6 二极管或门
A/V B/V Y/V
000 0 3 2.3 3 0 2.3 3 3 2.3
AB
Y
0
0
0
0
1
1
1
0
1
1
1
1
Y=A+B A
B
A
≥1
Y
Y
B
北方工业大学信息工程学院
叶青制作
5
3.3 TTL门电路
第三章门电路
集成电路(IC):在一块半导体基片上制作出一个完整的逻辑电路所 需要的全部元件和连线。使用时接:电源、输入和输出。
北方工业大学信息工程学院
叶青制作
3
第三章门电路
1.二极管与门
设:VCC=5V, VIH=3V, VIL=0V
A/V 0 0 3 3
B/V 0 3 0 3
Y/V 0.7 0.7 0.7 3.7
AB
Y
00
0
01
0
10
0
11
1
图3.2.5 二极管与门
Y=AB
A B
北方工业大学信息工程学院
YA B
叶青制作
1.电路
(5v)
EN:使能端,控制端 R1
R4 R2
VB1 0.9V 4.3V 0.9V
T4
A B
T1
T2
D3 Y 2.9V
T5 (Vo)
3.6V EN 0.2V
D
R3
3.6V
北方工业大学信息工程学院
叶青制作
31
(三)三态输出门电路(TS) 1.电路
第三章门电路

第 3 章 逻辑门电路总结

第 3 章 逻辑门电路总结

EXIT
逻辑门电路
一、三极管的开关作用及其条件
iC 临界饱和线 M T IC(sat) S
放大区
IB(sat)
uI=UIL
三极管为什么能用作开关? 饱 Q + 怎样控制它的开和关? uBE 和 区
O UCE(sat) B uBE < Uth
负载线
A N C
截止区
uCE
三极管关断的条件和等效电路
当输入 uI 为低电平,使 uBE < Uth时,三极管截止。
逻辑门电路
第3章
逻辑门电路
概 述 三极管的开关特性
TTL 集成逻辑门 CMOS 集成逻辑门 集成逻辑门的应用
本章小结
EXIT
逻辑门电路
3.1
主要要求:
概 述
了解逻辑门电路的作用和常用类型。 理解高电平信号和低电平信号的含义。
EXIT
逻辑门电路
一、门电路的作用和常用类型
按逻辑功能不同分 指用以实现基本逻辑关系和 门电路 (Gate Circuit) 常用复合逻辑关系的电子电路。 与门 或门 非门 异或门 与非门 或非门 与或非门 按电路结构不同分
上例中三极管反相 器的工作波形是理想波 形,实际波形为 :
t
UCE(sat) O
EXIT
逻辑门电路
二、三极管的动态开关特性
uI
UIH
UIL O iC 0.9IC(sat) IC(sat) 0.1IC(sat) O uO VCC ton toff t
uI 正跳变到 iC 上升到 0.9IC(sat) 所需的时间 ton 称 为三极管开通时间。
逻辑门电路
(2) 对应输入波形画出输出波形 三极管截止时, iC 0,uO +5 V 三极管饱和时, uO UCE(sat) 0.3 V

数字逻辑期末复习资料

数字逻辑期末复习资料

第一章 数制与编码1、二、八、十、十六进制数的构成特点及相互转换;二转BCD :二B 到十D 到BCD ,二B 到十六H ,二B 到八O2、有符号数的编码;代码的最高位为符号位,1为负,0为正3、各种进制如何用BCD 码表示;4、有权码和无权码有哪些?BCD 码的分类:有权码:8421,5421,2421 无权码:余3码,BCD Gray 码 例:1、〔1100110〕B =〔0001 0000 0010〕8421BCD =〔102〕D =〔 66 〕H =〔146〕O〔178〕10=〔10110010〕2=〔0001 0111 1000 〕8421BCD =〔B2 〕16=〔 262〕8 2、将数1101.11B 转换为十六进制数为〔 A 〕A. D.C HB. 15.3HC. 12.E HD. 21.3H 3、在以下一组数中,最大数是〔 A 〕。

A.(258)D1 0000 0010B.(100000001 )B 257C.(103)H 0001 0000 0011259D.(001001010111 )8421BCD 2574、假设用8位字长来表示,〔-62〕D =( 1011 1110)原5、属于无权码的是〔B 〕A.8421 码B.余3 码 和 BCD Gray 的码C.2421 码D.自然二进制码 6、BCD 码是一种人为选定的0~9十个数字的代码,可以有许多种。

〔√〕 第二章 逻辑代数根底1、根本逻辑运算和复合逻辑运算的运算规律、逻辑符号;F=AB 与 逻辑乘 F=A+B 或 逻辑加F=A 非 逻辑反2、逻辑代数的根本定律及三个规则;3、逻辑函数表达式、逻辑图、真值表及相互转换;4、最小项、最大项的性质;5、公式法化简;卡诺图法化简〔有约束的和无约束的〕。

例:1、一个班级中有四个班委委员,如果要开班委会,必须这四个班委委员全部同意才能召开,其逻辑关系属于〔 A 〕逻辑关系。

A 、与B 、或C 、非 2、数字电路中使用的数制是〔 A 〕。

数字电路第三章习题与答案

数字电路第三章习题与答案

第三章集成逻辑门电路一、选择题1、三态门输出高阻状态时,( )就是正确的说法。

A、用电压表测量指针不动B、相当于悬空C、电压不高不低D、测量电阻指针不动2、以下电路中可以实现“线与”功能的有( )。

A、与非门B、三态输出门C、集电极开路门D、漏极开路门3.以下电路中常用于总线应用的有( )。

A、TSL门B、OC门C、漏极开路门D、CMOS与非门4.逻辑表达式Y=AB可以用( )实现。

A、正或门B、正非门C、正与门D、负或门5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1”。

A、悬空B、通过电阻2、7kΩ接电源C、通过电阻2、7kΩ接地D、通过电阻510Ω接地6.对于TTL与非门闲置输入端的处理,可以( )。

A、接电源B、通过电阻3kΩ接电源C、接地D、与有用输入端并联7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( )。

A、>RONB、<ROFFC、ROFF<RI<ROND、>ROFF8.三极管作为开关使用时,要提高开关速度,可( )。

A、降低饱与深度B、增加饱与深度C、采用有源泄放回路D、采用抗饱与三极管9.CMOS数字集成电路与TTL数字集成电路相比突出的优点就是( )。

A、微功耗B、高速度C、高抗干扰能力D、电源范围宽10.与CT4000系列相对应的国际通用标准型号为( )。

A、CT74S肖特基系列B、 CT74LS低功耗肖特基系列C、CT74L低功耗系列D、 CT74H高速系列11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。

F 对开关A、B、C的逻辑函数表达式( )。

F1F 2(a)(b)A.C AB F =1 )(2B A C F +=B.C AB F =1 )(2B A C F +=C. C B A F =2 )(2B A C F +=12.某TTL 反相器的主要参数为IIH =20μA;IIL =1、4mA;IOH =400μA;水IOL =14mA,带同样的门数( )。

模电集成逻辑门电路

模电集成逻辑门电路

按电路结构不同分 是构成数字电路的基本单元之一
TTL 集成门电路
输入端和输出端都用 三极管的逻辑门电路。
CMOS 集成门电路
用互补对称 MOS 管构成的逻辑门电路。
CTMT按LO功即S 能即T特rCa点nomsi不sptlo同erm-分TernatnasriystMoreLtaolg-Oicxide-Semiconductor
中规模集成电路(MSI-Medium Scale Integration),每 片组件内含100~1000个元件(或20~100个等效门)。
大规模集成电路(LSI-Large Scale Integration), 每片 组件内含1000~100 000个元件(或100~1000个等效门)。
超大规模集成电路(VLSI-Very Large Scale Integration), 每片组件内含100 000个元件(或1000个以上等效门)。
3.1.1三极管的开关特性
⒈ 静态开关作用
ube
ubc
ui
截止 反偏 反偏, iB=iC =0,开关断开。 10K
( 集 射极间近似于断路)
放大 正偏 反偏, iC = βiB, 线性放大。
饱和 正偏 正偏, iB >IBS , 开关闭合。
( uCE 0.1 ~ 0.3V ,集 射极间近似于短路)
t
uI 负跳变到 iC 下降到
0.1IC(sat) 所需的时间 toff 称
为三极管关断时间。 通常
toff > ton
t 开通关常时工间作主频要率由不于高电时,
荷可存忽储略效开应关引时起间,要而提工高作
开频关率速高度时,必须降考低虑三开极关
管速饱度和是深否度合,适加,速否基则区导存致

数字电子技术基础-第3章课后习题答案

数字电子技术基础-第3章课后习题答案

第3章集成逻辑门电路3-1 如图3-1a)~d)所示4个TTL门电路,A、B端输入的波形如图e)所示,试分别画出F1、F2、F3和F4的波形图。

A1A234a)b)c)d)F1F2F3F4BAe)图3-1 题3-1图解:从图3-1a)~d)可知,11F=,2F A B=+,3F A B=⊕,4F A B= ,输出波形图如图3-2所示。

F1F2F3F4AB图3-2题3-1输出波形图3-2 电路如图3-3a )所示,输入A 、B 的电压波形如图3-3b )所示,试画出各个门电路输出端的电压波形。

1A 23b)a)AB图3-3 题3-2图解:从图3-3a )可知,1F AB =,2F A B =+,3F A B =⊕,输出波形如图3-4所示。

F 1F 2F 3AB图3-4 题3-2输出波形3-3在图3-5a )所示的正逻辑与门和图b )所示的正逻辑或门电路中,若改用负逻辑,试列出它们的逻辑真值表,并说明F 和A 、B 之间是什么逻辑关系。

b)a)图3-5 题3-3图解:(1)图3-5a )负逻辑真值表如表3-1所示。

表3-1 与门负逻辑真值表F 与A 、B 之间相当于正逻辑的“或”操作。

(2)图3-5b )负逻辑真值表如表3-2所示。

表3-2 或门负逻辑真值表F 与A 、B 之间相当于正逻辑的“与”操作。

3-4试说明能否将与非门、或非门和异或门当做反相器使用?如果可以,各输入端应如何连接?解:与非门、或非门和异或门经过处理以后均可以实现反相器功能。

1)与非门:将多余输入端接至高电平或与另一端并联; 2)或非门:将多余输入端接至低电平或与另一端并联;3) 异或门:将另一个输入端接高电平。

3-5为了实现图3-6所示的各TTL 门电路输出端所示的逻辑关系,请合理地将多余的输入端进行处理。

b)a)AB=A B=+A BC DABC D图3-6 题3-5图解:a )多余输入端可以悬空,但建议接高电平或与另两个输入端的一端相连;b )多余输入端接低电平或与另两个输入端的一端相连;c) 未用与门的两个输入端至少一端接低电平,另一端可以悬空、接高电平或接低电平;d )未用或门的两个输入端悬空或都接高电平。

(完整word版)数电1-10章自测题及答案(2)

(完整word版)数电1-10章自测题及答案(2)

第一章绪论一、填空题1、根据集成度的不同,数字集成电路分位以下四类:小规模集成电路、中规模集成电路、大规模集成电路、超大规模集成电路。

2、二进制数是以2为基数的计数体制,十六体制数是以16为基数的计数体制。

3、二进制数只有0和1两个数码,其计数的基数是2,加法运算的进位规则为逢二进一。

4、十进制数转换为二进制数的方法是:整数部分用除2取余法,小数部分用乘2取整法,十进制数23。

75对应的二进制数为10111.11。

5、二进制数转换为十进制数的方法是各位加权系数之和,二进制数10110011对应的十进制数为179。

6、用8421BCD码表示十进制时,则每位十进制数可用四位二进制代码表示,其位权值从高位到低位依次为8、4、2、1。

7、十进制数25的二进制数是11001,其对应的8421BCD码是00100101。

8、负数补码和反码的关系式是:补码=反码+1。

9、二进制数+1100101的原码为01100101,反码为01100101,补码为01100101。

-1100101的原码为11100101,反码为10011010,补码为10011011。

10、负数-35的二进制数是—100011,反码是1011100,补码是1011101。

二、判断题1、二进制数有0~9是个数码,进位关系为逢十进一。

()2、格雷码为无权码,8421BCD码为有权码。

(√)3、一个n位的二进制数,最高位的权值是2^n+1. (√)4、十进制数证书转换为二进制数的方法是采用“除2取余法”. (√)5、二进制数转换为十进制数的方法是各位加权系之和。

(√)6、对于二进制数负数,补码和反码相同。

()7、有时也将模拟电路称为逻辑电路。

()8、对于二进制数正数,原码、反码和补码都相同. (√)9、十进制数45的8421BCD码是101101。

()10、余3BCD码是用3位二进制数表示一位十进制数. ( )三、选择题1、在二进制技术系统中,每个变量的取值为(A )A、0和1B、0~7C、0~10D、0~F2、二进制权值为(B )A、10的幂B、2的幂C、8的幂D、16的幂3、连续变化的量称为( B )A、数字量B、模拟量C、二进制量D、16进制量4、十进制数386的8421BCD码为(B )A、0011 0111 0110B、0011 1000 0110C、1000 1000 0110D、0100 1000 01105、在下列数中,不是余3BCD码的是( C )A、1011B、0111C、0010D、10016、十进制数的权值为(D )A、2的幂B、8的幂C、16的幂D、10的幂7、负二进制数的补码等于(D )A、原码B、反码C、原码加1D、反码加18、算术运算的基础是(A )A、加法运算B、减法运算C、乘法运算D、除法运算9、二进制数-1011的补码是(D )A、00100B、00101C、10100D、1010110、二进制数最高有效位(MSB)的含义是( A )A 、最大权值B 、最小权值C 、主要有效位D 、中间权值第二章 逻辑代数基础一、填空题1、逻辑代数中三种最基本的逻辑运算是与运算、或运算、非运算。

第三章(1)门电路---CMOS

第三章(1)门电路---CMOS
G2 门 v I 范围
输入低电平的上限值 VIL(max)
输入高电平的下限值 VIH(min)
输出高电平的下限值 VOH(min)
输出低电平的上限值 VOL(max)
3.1.2 逻辑门电路的一般特性
2.噪声容限:在保证输出电平不 变的条件下,输入电平允许波动 的范围。它表示门电路的抗干扰
驱动门
01 1
数据输入端
EN A B
其他三态与非门: A
&
逻辑符号 B
低电平有效
2.产生的高、低电平半导体器件
iC
VCC Rc
Rb vI
VCC Rc
vo
vCE VCC
工作在饱和区:输出低电平 工作在截止区:输出高电平
3.1.3 MOS开关及其等效电路
场效应三极管
利用电场效应来控制电流的三极管,称为场效应管,也 称单极型三极管。
由金属、氧化物和半导体制成。称为金属 -氧化物-半导体场 效应管,或简称 MOS 场效应管。
2、 逻辑门电路的分类 分立门电路
逻辑门电路 集成门电路
二极管门电路 三极管门电路
MOS门电路
TTL门电路
NMOS 门 PMOS门 CMOS门
TTL系列门
开关速度较快 平均延迟时间:3~10ns 结构复杂、集成度低 功耗高(2~20mw )
MOS门
开关速度稍低
平均延迟时间:75ns 结构和制造工艺简单 容易实现高密度制作 功耗低(0.01mw)
IOL= nIIL
IIL

灌电流
1
IIL n个
NOL
?
I OL (驱动门) I IL (负载门)
3.1.2 逻辑门电路的一般特性

数字电子技术江晓安答案

数字电子技术江晓安答案

数字电子技术江晓安答案【篇一:数字电路教学大纲】txt>一、课程基本情况教学要求:二、课程的性质、目的和任务:①、课程性质:《数字电子技术》是机电一体化技术、电气自动化技术等专业的一门专业基础课,是理论和实际紧密结合的应用性很强的一门课程。

是在学完《电路基础》和《模拟电子技术》课程后,继续学习数字电子技术方面知识和技能的一门必修课。

②、本课程的目的:从培养学生的智力技能入手,提高他们分析问题、解决问题以及实践应用的能力,为学习其它有关课程和毕业后从事电子、电气工程、自动化以及计算机应用技术方面的工作打下必要的基础。

③、本课程的任务:本课程的主要任务是使学生掌握数字电子技术的基本概念、基本理论、基础知识和基本技能,熟悉数字电路中一些典型的、常用的集成电路原理,功能及数字器件的特性和参数。

掌握数字电路的分析方法和设计方法。

通过这门课程的学习和训练,达到掌握先进电子技术的目的。

并为今后学习有关专业课及解决工程实践中所遇到的数字系统问题打下坚实的基础。

本课程的研究内容该课程教学内容主要包括:逻辑代数基础、门电路、触发器等与数电技术及相关的课题。

本课程的研究方法三、本课程与相关课程的联系(先修后修课程)本课程的先修课程是高等数学、普通物理、电路理论及模拟电子技术,本课程应在电路理论课学过一学期之后开设。

要求学生在网络定理(如戴维南定理、迭加原理和诺顿定理等)、双口网络、线性交流电路和暂态分析等方面具有一定基础。

?四、教学内容和基本要求各章节主要内容、重点难点及学生所需掌握的程度。

(一般了解,理解和重点掌握)教学内容:第一章数制和码制第一节概述第二节几种常用的数制第三节不同数制间的转换第四节二进制算术运算第五节几种常用的编码第一节概述第二节逻辑代数中的三种基本运算第三节逻辑代数的基本公式和常用公式第四节逻辑代数的基本定理第五节逻辑函数及其表示方法第六节逻辑函数的化简方法第七节具有无关项的逻辑函数及其化简第三章门电路第一节概述第二节半导体二极管门电路第三节 cmos门电路第四节 ttl门电路第四章组合逻辑电路第一节概述第二节组合逻辑电路的分析方法和设计方法第三节若干常用的组合逻辑电路第四节组合逻辑电路中的竞争——冒险现象第五章触发器第一节概述第二节sr锁存器第三节电平触发的触发器第四节脉冲触发的触发器第五节边沿触发的触发器第六节触发器的逻辑功能及其描述方法第一节概述第二节时序逻辑电路的分析方法第三节若干常用的时序逻辑电路第四节时序逻辑电路的设计方法第五节时序逻辑电路中的竞争——冒险现象第七章半导体存储器第一节概述第二节只读存储器(rom)第三节随机存储器(ram)第四节存储器容量的扩展第五节用存储器实现组合逻辑函数第八章可编程逻辑器件第一节概述第二节可编程阵列逻辑(pal)第三节通用阵列逻辑(gal)第四节可擦除的可编程逻辑器件(epld)第五节复杂的可编程逻辑器件(cpld)第六节现场可编程门阵列(fpga)第七节在系统可编程通用数字开关(ispgds)第八节 pld的编程第九章脉冲波形的产生和整形第一节概述第二节施密特触发器第三节单稳态触发器第四节多谐振荡器第五节 555定时器及其应用第十章数-模和模-数转换第一节概述第二节 d/a转换器第三节 a/d转换器五、课程考核办法课程成绩由两部分组成:平时成绩和期末考试平时成绩考核方式:由学习中心辅导教师负责考核或网上作业系统自测期末考试考核方式:大作业/考试笔试/口试开卷/闭卷总评成绩构成:平时成绩20%;考试成绩80%。

《数字电子技术基础》第3章 门电路

《数字电子技术基础》第3章 门电路
VDD
导通
TP vI vO
TN
vo=―1” 截止
vI=1
VDD
截止
T1 vI
vO T2
vo=―0” 导通
静态下,无论vI是高电平还是低电平,T1、T2总有 一个截止,因此CMOS反相器的静态功耗极小。
二、电压传输特性和电流传输特性
T1导通T2截止
电 压 传 输 特 性
T1T2同时导通
T2导通T1截止
噪声电压作用时间越短、电源电压越高,交流噪声容 限越大。
三、动态功耗
反相器从一种稳定状态突然变到另一种稳定状态的过
程中,将产生附加的功耗,即为动态功耗。
动态功耗包括:负载电容充放电所消耗的功率PC和 PMOS、NMOS同时导通所消耗的瞬时导通功耗PT。 在工作频率较高的情况下,CMOS反相器的动态功耗 要比静态功耗大得多,静态功耗可忽略不计。
VNL VIL (max) VOL (max)
测试表明:CMOS电路噪声容限 VNH=VNL=30%VDD,且随VDD的增加而加大。
噪声容限--衡量门电路的抗干扰能力。 噪声容限越大,表明电路抗干扰能力越强。
§3.3.3 CMOS反相器的静态输入输出特性
一、输入特性 因为MOS管的栅极和衬底之间存在着以SiO2 为介质的输入电容,而绝缘介质非常薄,极易被
S1
输 入v I 信 号 输 vo 出 信 号
S2
图3.1.3 互补开关电路
互补开关电路由于两个开关总有一个是断开的, 流过的电流为零,故电路的功耗非常低,因此在数字 电路中得到广泛的应用
3.1 概述
4. 数字电路的概述 (1)优点: 在数字电路中由于采 用高低电平,并且高低电 平都有一个允许的范围, 如图3.1.1所示,故对元器 件的精度和电源的稳定性 的要求都比模拟电路要低, 抗干扰能力也强。

数电第三章门电路知识点总结

数电第三章门电路知识点总结

数电第三章门电路知识点总结
数电第三章——门电路
1.杂志半导体特点
在杂质半导体中,多数载流子的浓度主要取决于掺入的杂质浓度;而小数载流子的浓度主要取决于温度。

杂质半导体,无论是N型还是P型,从总体上看,仍然保持着电中性。

2.CMOS与非门
P并N串
3.CMOS或非门
P串N并
4.CMOS传输门
5.三态门
三态分别是导通、截止、高阴态。

是有一个控制端,如果控制端设置为某个值(1或0),会让输入端无论输入什么都是不通的(有些情况是通的,就是状态不改变),这就叫高阻态,在图中由一个三角形表示。

6.TTL与CMOS优缺点
TL电路的优点是开关速度较高,抗干扰能力较强,带负载的能力也比较强,缺点是功耗较大。

CMOS电路具有制造工艺简单、功耗小、输入阻抗高、集成度高、电源电压范国宽等优点,其主要缺点是工作速度稍低,但随着集成工艺的不断改进,CMOS电路的工作速度已有了大幅度的提高。

第三章集成逻辑门电路例题补充

第三章集成逻辑门电路例题补充

第2章 逻辑门电路2.1解题指导【例2-1】 试用74LS 系列逻辑门,驱动一只V D =1.5V ,I D =6mA 的发光二极管。

解:74LS 系列与之对应的是T4000系列。

与非门74LS00的I OL 为4mA ,不能驱动I D =6mA 的发光二极管。

集电极开路与非门74LS01的I OL 为6mA ,故可选用74LS01来驱动发光二极管,其电路如图所示。

限流电阻R 为Ω=--=--=k V V V R OL D CC 5.065.05.156【例2-2】 试分析图2-2所示电路的逻辑功能。

解:由模拟开关的功能知:当A =1时,开关接通。

传输门导通时,其导通电阻小于1k Ω,1k Ω与200k Ω电阻分压,输出电平近似为0V 。

而A =0时,开关断开,呈高阻态。

109Ω以上的电阻与200k Ω电阻分压,输出电平近似为V DD 。

故电路实现了非逻辑功能。

【例2-3】 试写出由TTL 门构成的逻辑图如图2-3所示的输出F 。

&≥1F≥1A B图2-3 例2-3门电路解:由TTL 门输入端悬空逻辑上认为是1可写出【例2-4】 试分别写出由TTL 门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻辑值。

B F图2-4 例2-4门电路解:由TTL 门组成上面逻辑门由于10k Ω大于开门电阻R ON ,所以,无论 A 、B 为何值 。

由CMOS 门组成上面逻辑门由于CMOS 无开门电阻和关门电阻之说,所以, 。

2.2 例题补充2-1 一个电路如图2-5所示,其三极管为硅管,β=20,试求:ν1小于何值时,三极管T 截止,ν1大于何值时,三极管T 饱和。

解:设v BE =0V 时,三极管T 截止。

T 截止时,I B =0。

此时10)10(020I --=-v v I =2VT 临界饱和时,v CE =0.7V 。

此时V CC v Iv O+10V VV V 020011DD F ≈+=DDDD 44DD 599F 210101021010V V V V ≈+≈⨯+=A B A F =++⋅=110≡F AB F =mAI 0465.010207.010BS =⨯-=mAv I I 0465.010)10(7.027.0I BS B =----== v I =4.2V上述计算说明v I <2V 时,T 截止;v I >4.2V 时,T 饱和。

《微电子学概论》--Chap03

《微电子学概论》--Chap03

深亚微米CMOS晶体管结构
STI(Shallow Trench Isolation)(浅沟道绝缘)
二、MOS数字集成电路
1 . MOS开关(以增强型NMOS为例)
ቤተ መጻሕፍቲ ባይዱ
Vg
Vo/(Vg-Vt)
Vi
T Cl
Vo 1
Vo=Vg-Vt
1
Vi/(Vg-Vt)
一个MOS管可以作为一个开关使用,电路中Cl是其负载
• 串连的PMOS可构造NOR函数 • 并联的PMOS可构造NAND函数
AB
X A
Y Y = X if A AND B = A + B
X
B Y
Y = X if A OR B = AB
PMOS Transistors pass a “strong” 1 but a “weak” 0
CMOS与非门(NAND)
第三章 大规模集成电路基础
3. 1 半导体集成电路概述
集成电路(Intergrated Circuit,IC)
集成电路领域 中两个常用术 语
芯片(Chip, Die):没有封装的单个集成电路。 硅片(Wafer):包含许多芯片的大圆硅片。
集成电路的成品率:
硅片上好的芯片数
Y= 硅片上总的芯片数
100%
栅源短接的E/D反相器
Vdd
Ml Vo
Me Vi
Vss
E/R、E/E、E/D反相器都是有比电路(ratioed gate): 即输出低电平和驱动管的尺寸有关。
(d)CMOS反相器(一对互补的MOSFET组成)
Vdd
Tp Ip
Vi
Vo
Tn In
• Vi为低电平时:Tn截止,Tp导通,

集成逻辑门电路

集成逻辑门电路

按导电类型和开关元件的不同,集成门电路可分为双极 型集成逻辑门和单极型集成逻辑门两大类。
TTL(Transistor-Transistor Logic Integrated Circuit)门电路是双极型集成电路,与分立元件相比,具 有速度快、可靠性高和微型化等优点,目前分立元件电路已 被集成电路替代。下面介绍集成 “与非”门电路的工作原 理、特性和参数。
通过上面的分析可知,TTL门电路具有“与非”的逻辑功能, 即:
(二)外引线排列图和逻辑符号
每一片集成电路 内的各个逻辑门互相 独立,但共用一根电 源线和地线。
(三)主要参数
1.电压传输特性
1) AB段(截止区) 2) BC段(线性区) 3) CD段(转折区) 4) DE段(饱和区)
UO(V)
UoH A B
集成逻辑门电路
分立元件构成的门电路,不但元件多体积大,而且连线和 焊点也太多,因而造成电路的可靠性较差。随着电子技术的飞 速发展及集成工艺的规模化生产,目前分立元件门电路已经被 集成门电路所替代。
采用半导体制作工艺,在一块较小的单晶硅片上制作上许多 晶体管及电阻器、电容器等元器件,并按照多层布线或遂道布线 的方法将元器件组合成完整的电子电路,这种特殊的工艺称为集 成。集成门电路与分立元件的门电路相比,不但体积小、重量轻、 功耗小、速度快、可靠性高、而且成本较低、价格便宜,十分方 便于安装和调试。
2.7
C
D
0.3
UoFF UT UoN
E
Ui (V)
2.扇入系数和扇出系数 扇入系数是指门的输入端数。扇出系数是指一个门能驱
动同类型门的个数。
3.平均延迟时间tpd
通常将输出电压由高电平跳变为低电平的传输延迟时间 称为导通延迟时间tPHL,将输出电压由低电平跳变为高电平
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
1. 体积大、工作不可靠。 2. 需要不同电源。 3. 各种门的输入、输出电平不匹配。
33
集成逻辑门电路
与分立元件电路相比,集成电路具 有体积小、可靠性高、速度快的特点, 而且输入、输出电平匹配,所以早已广 泛采用。根据电路内部的结构,可分为 TTL、MOS管集成门电路等。
34
数字集成电路:
在一块半导体基片上制作出一个完整 的逻辑电路所需要的全部元件和连线。 使用时接:电源、输入和输出。数字集 成电路具有体积小、可靠性高、速度快、 而且价格便宜的特点。
42
OC门可以实现“线与”功能。
UCC
& RL F
UCC
RL
F1 &
F2 & F3
输出级
T5 T5 T5
分析:F1、F2、F3任一导通,则F=0。 F1、F2、F3全截止,则F=1 。
F=F1F2F3
43
三态门的符号及功能表
符号 使能端 低电平 起作用 功能表
A B
&
F
E0
F AB
E 1 输出高阻
Y
电路图
逻辑符号
25
uA 3V 0V
uF 0.3 3.3
A 0 1
F 1 0
逻辑式: F A 逻辑符号: A
1 F
26
与非门逻辑符号
A & B F
0 0 1 1
与非门真值表
A B 0 1 0 1 F 1 1 1 0
27
28
或非门逻辑符号
A F
或非门真值表
A 0 0 1 1 B 0 1 0 1 F 1 0 0 0
uA uB
0V 0V 0V 3V 3V 0V 3V 3V
UF
0.3V 0.3V 0.3V 3V
D1 D2 导通 导通 导通 截止 截止 导通 截止 截止
逻辑函数
( uD=0.3V )
20
uA 0V 0V 3V 3V
uB 0V 3V 0V 3V
uF 0.3V 0.3V 0.3V 3V
A 0
B 0
F 0
逻辑门电路:用以实现基本和常用逻辑运算 的电子电路。简称门电路。
基本和常用门电路有与门、或门、非门(反相器)、 与非门、或非门、与或非门和异或门等。
逻辑0和1: 电子电路中用高、低电平来表示。
获得高、低电平的基本方法:利用半导体开 关元件的导通、截止(即开、关)两种工作状态。
19
二极管与门
+3V 逻辑变量 A B D1 D2 F
集成门电路
MOS型
IIL电路
CMOS电路 NMOS电路
PMOS电路
★ Bi-CMOS型
TTL — 晶体管-晶体管逻辑集成电路 (Transistor-Transistor Logic Integrated Circuit , TTL) MOS — 金属氧化物半导体场效应管集成电路 (Metal-Oxide-Semiconductor, MOS) ECL — 射极耦合集成电路 (Emitter Coupled Logic)
*
MOS集成门
MOS逻辑电路是以金属一氧化物一半导体场效应管为 基础的集成电路。因管内有一种载流子运动,因而它属于 单极型数字集成电路。目前广泛应用的是CMOS电路,它 有以下特点: 1.CMOS电路由NMOS和PMOS组成,由于MOS管导通 内阻比半导体导通内阻大,所以CMOS门比TTL门工作 速度低一些。 2.由于CMOS电路的互补特性,其高低电平输出阻抗都很 低(同NMOS和PMOS比)。 CMOS电路的输入阻抗只取 决于输入端保护二极管的 漏电流,其输入阻抗极高,可 达10 W以上。在频率不太高的情况下, CMOS电路的扇 出能力几乎不受限制。当频率升高时,扇出系数有所降低。
E
符号 使能端 高电平 起作用
功能表 F
A B
&
E
E 1
F AB
输出高阻
44
E0
三态门的用途
三态门主要作为TTL电路与总线间的接口电路。

E1
公 用 总 线
工作时,E1、E2、E3 分时接入高电平。

E2

E3
45
TTL数字集成电路型号的命名法
第 1 部分 型号前缀 符号 意义 第 2 部分 工作温度范围 符号 意义 符号 第 3 部分 器件系列 意义 标准 CT 中国制造的 TTL 类 54 -55℃ ℃ H S LS SN 美国 TEXAS 公司 74 0℃ ℃ AS 高速 肖特基 低功耗肖特基 先进肖特基 阿 拉 伯 数 字 第 4 部分 器件品种 符号 意义 符号 W B 器 件 功 能 F D P J 第 5 部分 封装形式 意义 陶瓷扁平 塑封扁平 全密封扁平 陶瓷双列直插 塑料双列直插 黑陶瓷双列直插
Vcc R
Vi
Vi
K
Vo
Vi 为高电平时,Vo为高电平
Vi 为低电平时,Vo为低电平
12
K合---Vo=0, 输出低电平
二、晶体三极管的开关特性
1、静态特性:截止、饱和、放大三种工作状态
2、动态开关特性: 开通时间: 关闭时间;
13
半导体三极管器件的开关特性 Vc
c
+Vcc
R
Vi K
Vo
R1 VA
3. 1 (t t ) pd pd 1 pd 2 2 ui 典型值:3 10 ns 50% 0 uo
t
50%
0
t
输出下降延迟时间tpd1 输出上升延迟时间tpd2
40
如:TTL门电路芯片(四2输入与非门,型号74LS00 )
电源VCC(+5V)
3.CMOS电路主要有两个产品系列---CC4000和 C000 (与国外CD和MC系列相当)。它们的电源电压允许 范围大,CC4000系列为3~18V;C000系列为5~15V。 8 因此它们输出高低电平摆幅大,抗干扰能力强,其噪 声容限可达30%VDD,而TTL门的噪声容限只有0.4V。
4.CMOS门工作时总是一管导通另一管截止,因而几 乎不由电源吸取电流,其功耗极小。当VDD=5V时, CMOS电路的静态功耗分别是:门电路类为2.5~5uW; 缓冲器和触发器类为5~20uW;中规模集成电路类为 25~100uW。
3
双极型数字集成门
* TTL门电路 TTL门电路工作速度高,驱动能力强,是目前应用最 广泛的集成门电路。它的主要缺点是功耗大,集成度低。 * 射极耦合逻辑ECL电路 发射极耦合逻辑电路,也称电流开关型逻辑电路。它 是利用运放原理通过晶体管射极耦合实现的门电路。工作 速度最高,其平均延迟时间tpd可小至1ns。 这种门电路输出阻抗低,负载能力强,能实现或非及或 两种逻辑功能。它的主要缺点是抗干扰能力差,电路功耗 大。
TTL型电路: 输入和输出端结构都采用了半导体晶 体管,称之为:Transistor-Transistor Logic。
35
3.3.2 TTL集成逻辑门电路
R1 3k b1 A B C
+5V
R2 750 T2
R4 100 T4
c1
T3
3k R5
T1
R3
F
T5
360
F A B C
36
≥1 B
29
30
异或门逻辑符号
0 0 1 1
异或门真值表
A B 0 1 0 1 F 0 1 1 0
A =1 B
F
真值表特点: 相同则0, 不同则1
31
同或门逻辑符号
A = B
真值表特点: 相同则1, 不同则0
同或门真值表
A B 0 1 0 1 F 1 0 0 1
F
0 0 1 1
32
分立元件门电路的缺点
7.由于CMOS电路输入阻抗高,容易受静电感应发生 击穿,除其电路内部设置保护电路外,在使用和存放 时应注意静电屏蔽,焊接时电烙铁应接地良好。 CMOS门多余不用输出端不能悬空,应根据需要接电 源或接地。
二.按集成度(单个芯片所含门的个数)区分:
1.小规模集成电路
(Small Scale Integration,SSI,100门以下/片) 2.中规模集成电路 (Medium Scale Integration,MSI,1000门以下/片) 3.大规模集成电路
(Large Scale Integration,LSI,10000门以下/片)
4.超大规模集成电路 (Very Large Scale Integration :VLSI,100000门以上/片)
三. 根据设计方法和功能定义分类 非用户定制 (Non-custom Design IC) 全用户定制 (Full-custom Design IC) 半用户定制 (Semi-custom Design IC)
14 13 12 11 10
外形
9
& & 管脚 8
& &
1
2
3
4
5
6
7
地GND
41
3.3.4 其它类型的TTL门电路
集电极开路的与非门(OC门)
R1 3k b1
+5V
R2
UCC RL
& F 符号
A B C
c1
T1
T2
T5
F = ABC
R3
集电极悬空
应用时输出端要接一上拉负载电阻 RL 。 特点:RL 和UCC 可以外接。
15
开关接通
正向导通:
二极管 反向截止: 开关 作用 三极管 (C,E) 饱和区: B
E C 开关接通 C 开关断开
截止区: 开关断开 B
E
16
三极管的开关特性:
相关文档
最新文档