电子科技大学,数字电路同步计数器
《数字电路计数器》PPT课件
74LS90的级联扩展
2. 同步级联 这种方式一般是把各计数器的CP端连在一起接统一的
时钟脉冲，而低位计数器的进位输出送高位计数器的计数控 制(使能)端。
15.3.2 任意进制计数器的构成方法
集成计数器可以加适当反馈电路后构成任意模值计数器。
设计数器的最大计数值为N，若要得到一个模值为M(＜ N)的计数器，则只要在N进制计数器的顺序计数过程中， 设法使之跳过(N-M)个状态，只在M个状态中循环就可以了。 通常MSI计数器都有清0、置数等多个控制端，因此实现模 M计数器的基本方法有两种：
工作波形
0111
0110
0101
0100
0011
CP Q0 Q1 Q2 Q3
用反馈置数法构成九进制加法 计数器(2)
1
ET Q0 Q1 Q2 Q3 CO
1 EP
74LS161
CP ＞CP CR D0 D1 D2 D3 LD
1
11 10
LD CO
4位二进制计数器状态表
计数顺序
电路状态
Q3
Q2
Q1
0 0 000
X 0 X 计数状态
X0 X 0
情况一：计数时钟先进入CP0时的计数编码。
Q3
CP
Q0
CP0 2
CP1
Q2 5
Q1
Q3 Q2 Q1 CP1 Q0
000
0
000
1
001
0
001
1
十进 制数
0 1 2 3
Q3 Q2 Q1
000 001 010 011 100
010 010 011 011 100 100 000
04 15 06 17 08 19 00
杭州电子科技大学 数电 第六章 时序逻辑电路
第六章 时序逻辑电路
（张珣） 张珣）
杭州电子科技大学电子信息学院
2006
一、数据锁存器
1、钟控型数据锁存器： 钟控型数据锁存器： 3、地址选择型锁存器： 地址选择型锁存器： 2、带三态输出数据锁存器： 带三态输出数据锁存器： 4、边沿型数据锁存器： 边沿型数据锁存器：
1〉存在预置转换毛刺，不适合 存在预置转换毛刺， 计数； 计数； 2〉用作模5分频器； 用作模5分频器； 3〉具有自启动能力。 具有自启动能力。
4、集成异步4位二进制计数器74LS293 集成异步4位二进制计数器74LS293
特点： 特点：
1〉由模2和 由模2 组成； 模8组成； 2〉可组成 任意进制分 频器； 频器； 3〉可级联 扩展。 扩展。
（N=触发器数量） N=触发器数量 触发器数量）
5、触发器选型，写出激励方程； 触发器选型，写出激励方程； 6、画电路图； 画电路图； 7、检查未定义状态的孤立性。 检查未定义状态的孤立性。
状态图的建立和简化 （画出1011的状态图和状态表） 画出1011的状态图和状态表 的状态图和状态表）
同步时序电路的设计
5、集成异步BCD码计数器（74LS290） 集成异步BCD码计数器 74LS290） 码计数器（
特点：
1〉由模2和模5组成； 由模2和模5组成； 2〉无伪码； 无伪码； 3〉可级联扩展。 可级联扩展。
74LS290应用 74LS290应用
四、同步二进制计数器
四、同步二进制计数器（续1） 同步二进制计数器（
步骤：1：
J0 = 1 J1 = Q0 + Q2Q3 J 2 = Q1Q0 J3 = Q2Q1Q0 , , , K0 = 1 K1 = Q0 K2 = Q3 + Q1Q0 K3 = Q2
数字电路课件——计数器
D0示…D的n：所数有据控加制载端端，，在可其能有Q的0…还Qn会：计数器输出端
上初有这加始载值自些的 。己控数独制据特端决的，定了控可计制以数端用的，一合个R理计D：利数清用器零端
提
CU实、现CD多：种分别进为制加计法数计。数
进位端和减法计数借位端。
示
第五章
6
5.1.2 二进制计数器
两个重要概念
▲ 引脚功能说明
S1、 S2：当S1 S2 = 1时计数器置“9”，即被置成1001状态，与CP无关。且优 先 级别最高。
RD1、RD2：当S1 S2 = 0时，RD1 RD2 = 1计数器清零。 Q3Q2Q1Q0：输出端
CP0、 CP1：双时钟输入端
2020/10/13
第五章 14
▲ 二—五—十进制计数器74LS90 逻辑图如图5.9所示。图中FF0构
n 位二进制计数器：
即由n 个触发器组成的二进制计数器。
计数器的模（计数容量）：
将n 位二进制计数器所对应的 2n=N
个有效状态，称为计数器的模。
若n=1，2，3…，则N=2，4，8…，相应的计数器称为模2计 数器，模4计数器和模8计数器。
2020/10/13
第五章
7
1. 同步二进制计数器
74LS161集成计数器
输出
Q0 Q1 Q2 Q3
0000 d0 d1 d2 d3
计数 保持 保持
74LS161是典 型的4位二进制同 步加法计数器， 异步清除。同于 74161。
第五章
8
（3）74LS161的功能与特点
0 0 1 1
0 0 0 0
2020/10/13
状态图
波形图
◆ 74LS161有异步置“0” 功能。当清除端RD 为低 电平时，无论其它各输
电子科技大学数字秒表实验报告
电子科技大学University of Electronic Science and Technology of China《数字秒表课程设计》学院：光电信息学院学号：姓名：指导老师：皇晓辉日期：2015年5月3日摘要EDA技术作为电子工程领域的一门新技术，极大的提高了电子系统设计的效率和可靠性。
该设计就是基于FPGA在Quartus II软件下利用VHDL语言结合硬件电路来实现数字秒表的功能，采用ALTRA公司CycloneII系列的EP2C5T144C8N芯片进行仿真，并给出仿真结果。
数字秒表有6个模块，分别是分频电路、去抖电路、计时电路、显示电路、锁存电路、控制电路。
用VHDL语言编程来实现各个模块的功能，再用例化来实现各模块的连接，从而实现整个数字秒表的功能。
该电路能够实现计时功能，计时精度高,电路简单。
关键字：FPGA；EDA；VHDL；Quartus II；数字秒表关键字：FPGA，VHDL，ISE，ModelSim，电子秒表。
目录前言 ............................................................................................................................ - 4 -一．课题背景....................................................................................................... - 6 -1.时间： .............................................................................................................. - 6 -2.背景： .............................................................................................................. - 6 -3.现实意义：....................................................................................................... - 8 -二．基于FPGA的VHDL设计 ........................................................................... - 8 -1.FPGA概述....................................................................................................... - 8 -2.EDA：................................................................................... 错误！未定义书签。
电子科技大学电子技术综合实验秒表实验报告
现代电子技术综合实验电子秒表设计学生姓名：xxx学号：xxxxxxxxx指导老师：刘曦学院：xxxxxxxx提交时间：2015年5月摘要本文介绍了使用VHDL开发FPGA的一般流程，重点介绍了电子秒表的设计。
该设计以VHDL作为硬件开发语言，以ISE作为软件开发平台，准确地实现了秒表计数、清零、暂停等功能，并使用ModelSim仿真软件对VHDL程序实现了仿真，完成了综合布局布线，最终将程序下载到芯片Spartan-3A，测试结果良好。
关键字：FPGA VHDL ISE ModelSim 电子秒表目录第一章引言————————————————————————————4 第二章基于FPGA的VHDL设计流程——————————————————42.1 时间的概念及计时方法————————————————————42.2 VHDL语言简介———————————————————————42.2.1 VHDL语言特点————————————————————-42.2.2 VHDL语言优势————————————————————-62.3 FPGA简介—————————————————————————62.3.1 FPGA的主要特点———————————————————-62.3.2 FPGA的开发流程————————————————————6 第三章电子秒表的软件开发环境———————————————————63.1 ModelSim简介————————————————————————73.1.1 ModelSim的特点————————————————————-73.2 ISE简介——————————————————————————-7 第四章电子秒表的设计与实现————————————————————-74.1 实验任务——————————————————————————94.2 实验条件——————————————————————————94.3 系统需求和解决方案—————————————————————94.4 各模块的实现————————————————————————94.4.1 分频器————————————————————————104.4.1.1 分频得到1KHz的时钟信号—————————————104.4.1.2 分频得到100Hz的时钟信号————————————104.4.2 输入控制电路—————————————————————114.4.2.1 防抖电路————————————————————114.4.2.2 控制电路————————————————————114.4.3 计数模块———————————————————————124.4.3.1 十进制计数器——————————————————124.4.3.2 六进制计数器——————————————————134.4.4 锁存器————————————————————————134.4.5 显示模块———————————————————————134.4.5.1 扫描器—————————————————————134.4.5.2 数据选择器———————————————————144.4.5.3 七段译码器———————————————————144.5 分配引脚和下载实现————————————————————-144.6 实验结果及仿真——————————————————————-15 第五章结论———————————————————————————155.1 实验结论—————————————————————————155.2 心得体会—————————————————————————15参考文献———————————————————————————16 致谢—————————————————————————————16 附录————————————————————————————17第一章引言随着现代电子科技的发展，各种新型的电子产品层出不穷，而高精度的电子秒表作为电子产品的一部分，在人们的日常生产、生活中发挥着极其重要的作用。
电子科技大学836数字电路2016
2
0010
0101
7
1101
1010
3
0011
0110
8
1110
1011
4
输入4 输入>4
7
01比00较器输0出111
9
1111
1100
AGTBOUT=0
规律？
输出=输入+0011 加/减法器
输出=输入-0011
比较器输出
不用比较器可以实现吗？
AGTBOUT=1
举例
分析，已知电路输入X=X1X0，输出Y=Y4Y3Y2Y1Y0，
答案：
16
设计一个代码转化电路，实现如下要求：（2011年考研题）
（a）如果输入的4位二进制数A3A2A1A0是有效5421BCD码 ，输出B3B2B1B0为对应的8421BCD码。试用4位全加器实 现该功能。
(b) 如果输入的4位二进制数A3A2A1A0是无效5421BCD码， 输出指示信号I=1,否则I=0。试用4位比较器实现该功能。 5421码编码方案
某自然二进制加法计数器，其模为16，初始状态为
0000，则经过2008个有效计数脉冲后，计数器的状态
为（
）。
(a) 0110 (b) 0111 (c) 1000 (d)1001
25
计数器
计数器的设计 1）用触发器构造； 试用正边沿触发D触发器及门电路设计一个3位格雷
码计数器。 一个状态转换为024130的模5同步
2. 设用74x161设计循环顺序为0，1，2，3，4，5，10， 11，12，13，14，15，0，1，…的模为12的计数电 路。
考察自启动性
思考：若改为设计循环顺序为0，1，2，3，4，5，10， 11，12，13，0，1，…的模为10的计数电路呢？
电子技术应用实验(数字电路综合实验)_电子科技大学中国大学mooc课后章节答案期末考试题库2023年
电子技术应用实验2（数字电路综合实验）_电子科技大学中国大学mooc课后章节答案期末考试题库2023年1.用数字示波器双踪测量不同频率的相关信号时，应选哪个信号为触发源？参考答案:频率低的信号2.约束文件中“set_property PULLDOWN true [get_ports {col[3]}]”是？参考答案:将第3列下拉至低电平3.若工程中只使用矩阵键盘中的一个按键,则参考答案:可以不需要按键扫描4.在本次实验示例中，将行列式键盘的行值定义为参考答案:输出信号5.如果要求不仅能显示16进制数，还要包括"-"，那么显示译码器接收的数据至少应为参考答案:5位6.实现6位数码管动态显示16进制数时，可以不改写哪部分的代码？参考答案:显示译码器部分7.如果你要在一个工程中添加自定义的IP核，首先应在Project manager中点击参考答案:Settings8.IP核的意思是参考答案:知识产权核9.如果实现5位数码管动态显示，则电路中计数器的位数至少为参考答案:310.所介绍的555多谐振荡器电路中，振荡周期的改变与（）有关。
参考答案:电容C_电阻R2_电阻R111.所介绍的555多谐振荡器电路中，占空比的改变与（）无关。
参考答案:电容C12.对于本次实验中的多谐振荡器电路，若要实现其输出矩形波的振荡频率约为160Hz，占空比约为89%。
所选择的电阻R1和R2的比值约为（）。
参考答案:7:113.对于本次实验中的多谐振荡器电路，若要实现其输出矩形波的振荡频率约为4700Hz，可供选择的电阻R1和R2值约为10千欧姆，则电容C应选取（）。
参考答案:0.01微法14.所介绍的555多谐振荡器电路中，当VCC（引脚8端）为9V，电压控制端（引脚5）悬空，则该多谐振荡器Vc（2、6脚）处三角波的幅度大约为（）。
参考答案:3V15.用视频中介绍的方法产生占空比为50%的分频信号输出，将50MHz信号分频为2KHz，如果计数器计数值从0依次加一到999循环，那么输出频率为？参考答案:25KHz16.假如clr是清零端，通过语句always@(posedge CP or posedge clr)，可以知道clr是哪一种清零？参考答案:异步清零17.在过程块中哪种赋值语句必须按照编写顺序依次执行？参考答案:阻塞式赋值18.非阻塞式赋值的赋值运算符是？参考答案:<=19.在always块中，应该采用哪种赋值？参考答案:过程赋值20.在verilog语言中，下面哪个符号不能用作设计源文件或约束文件里的注释符号？参考答案:*21.本实验中门电路构成的单稳触发器输出信号的脉冲幅度和以下哪些因素有关？参考答案:门电路的电源电压_最后一个与非门的器件类型22.根据实验电路中给出的参数，这个单稳触发器最大定时时间可能是？参考答案:约4uS23.本实验中门电路构成的单稳触发器电路对输入信号的触发条件为？参考答案:下降沿触发24.施密特触发器和单稳态触发器都可以对脉冲实现整形，这两种电路对脉冲整形后，那种电路可以得到相同的脉宽？参考答案:单稳态触发器25.在Verilog语言中关于if-else语句说法不正确的是？参考答案:有一条if语句就有一条对应的else语句26.实验开发板的时钟为50MHZ，实验中要求设计的计数器时钟为5HZ，则分频器的分频比应为多少？采用实验介绍的分频方法，verilog语句中的分频计数范围应设为多少？参考答案:10M, 0~499999927.在本实验内容一的顶层模块连接图中，对应模块u2正确的例化语句应该是？参考答案:counter10 u2(。
电子科技大学数电实验7
集成计数器芯片可供选用。掌握计数器芯片型
号、功能及正确使用是重要的，能从器件手册、 相关资料或相关网页的电子文档上读懂产品的 符号、型号、引脚及功能表等有关参数，进而 能灵活地应用是要掌握的一项基本技能。
现代电子技术实验
74LS163同步计数器
同步计数器：输入时钟脉冲时，触发器的翻转 是同时进行的。 74LS163是（模16）四位二进制同步计数器 。该计数器能同步并行预置数据，同步清零， 具有清零、置数、计数和保持四种功能，且具 有进位信号输出，可串接计数使用。
S1
S4 S5
二、实验原理
现代电子技术实验
状态图中包含有一个循环的任何时序电路称为 计数器。
1、计数器的分类
按时钟：同步、异步 按计数方式：加法、减法、可逆 按编码方式：二进制、十进制BCD
码、循环码
现代电子技术实验
2、集成计数器及应用
实际使用的计数器一般不需我们自己用单 个触发器来构成，因为有许多TTL和CMOS专用
现代电子技术实验
实验八
同步计数器及其应用
现代电子技术实验
一、实验目的
1. 熟悉同步计数器74LS163的功能及应用特点
2. 学习使用双踪示波器测试计数器工作波形
3. 掌握用同步计数器构成任意进制计数器的工作
原理
二、实验原理
现代电子技术实验
状态图中包含有一个循环的任何时序电路称为 计数器。
S2 S3 Sm
现代电子技术实验
4位二进制计数器74x163
同步清零 同步预置数
CLR LD ENP ENT
使能端
进位输出清零
RCO 进位输出
现代电子技术实验计数器74 NhomakorabeaS163功能表
电子科大-数电-数字逻辑设计第七章(5)
00 0 0 d d d 0 d d d 0 d d d
0
0 0 0
0
0 0 0
0
0 0 0
AB
01 d
00 01 11 10 1 0 0 1 0 1 0 1 1 0 1 1 11 d
Q2Q3
0
0 0 0
0
0 0 0
0
0 0 0
AB
Q2Q3
00 01 11
00 01 11 10 1 0 0 1 0 1 0 1 1 0 1 1
Q1=1 10
22
1
1
1
0
输出方程：Z = Q1·Q2
D2 AB 00 01 11 10 Q2Q3
00 0 01 0 11 0 Q1=0 10 0
最小冒险，未用状态初始状态
Q* = EN·Q’ + EN’·Q
选择有使能端的T触发器
= Q2’·Q1·Q0 + Q2· (Q1’+Q0’)
= Q2’·Q1·Q0 + Q2· (Q1·Q0’)’ EN2 = Q1·Q0
9
5、画逻辑电路图
1 Q0
CLK
EN0 = 1 EN1 = Q0 Q1
EN2 = Q1·Q0
C = Q3· Q2·Q1 Q2
因B而OK，A为1 OK1B
状态含义
18
A0 OK0B OK1 OK1
S*
1
1
因B而OK，A为0 OK0B OK0 OK0 OK1B A1
1、构造状态转换表 2、状态最小化
S 00 01 初始状态 INIT A上捕获一个0 A0 A上捕获一个1 A1 A上连续两个 OK ，A值为0 0 OK0 A上连续两个 OK ，A值为1 1 OK1
电子科技大学《数字电路》真题2010年
电子科技大学《数字电路》真题2010年(总分：140.00，做题时间：90分钟)一、{{B}}选择题{{/B}}(总题数：10，分数：20.00)1.两个二进制数进行算术运算，下面______说法是不正确的。
• A.两个无符号数相加，如果最高位产生进位输出，则肯定发生溢出• B.两个最高位不同的补码进行相加运算，肯定不会产生溢出• C.两个补码进行相加运算，如果最高位产生进位输出，则肯定发生溢出• D.两个补码的减法运算可以用加法器来实现（分数：2.00）A.B.C. √D.解析：2.以下描述一个逻辑函数的方法中______只能唯一表示。
• A.表达式• B.逻辑图• C.真值表• D.波形图（分数：2.00）A.B.C. √D.解析：3.在不影响逻辑功能的情况下，CMOS与非门的多余输入端可______。
• A.接高电平• B.接低电平• C.悬空• D.通过电阻接地（分数：2.00）A. √B.C.D.解析：4.欲产生序列信号11010111，则至少需要______级触发器。
• A.2• B.3• C.4• D.5（分数：2.00）A.B. √C.D.解析：5.一个8位二进制减法计数器，初始状态为00000000，问经过268个输入脉冲后，此计数器的状态为______。
• A.11001111• B.11110100• C.11110010• D.11110011（分数：2.00）A.B. √C.D.解析：6.为构成4096×16的RAM区，共需1024×4位的RAM芯片______片。
• A.64• B.8• C.16• D.32（分数：2.00）A.B.C. √D.解析：7.逻辑函数F1=∑A，B，C，D(2，3，5，8，11，13)和F2=∏A，B，C，D(2，4，7，10，12，13)之间满足______关系。
• A.对偶• B.相等• C.香农展开• D.反演（分数：2.00）A. √B.C.D.解析：8.移位寄存器由8级触发器组成，用它构成的扭环形计数器具有______种有效状态；用它构成的环形计数器具有______种有效状态，构成线性反馈移位寄存器具有______种有效状态。
电子科大-数电-数字逻辑设计第七章(3)
5 精品资料
T触发器
在每个时钟脉冲有效沿都会改变状态(zhuàngtài)（翻转）
T（toggle）
Q
触发器
T Q
EN Q TQ
具有使能端的 T触发器
T Q
6 精品资料
利用(lìyòng)D、J-K触发器实现T触 发器
利用(lìyò ng)D触发器 利用J-K触发器实现
精品资料
关于(guānyú)电路结构和逻辑功能
电路构成的不同形式
下一状态Q* 与 现态Q及输入之间 在稳态下的逻辑关系
同一逻辑功能的触发器可用不同电路结构实现 主从结构的D触发器、维持(wéichí)阻塞结构的
D触发器 用同一电路结构可做成不同逻辑功能的触发器 维持(wéichí)阻塞结构的：D触发器、J-K触发器
27 27
精品资料
例：时钟同步状态机（D触发器）
下一状态逻辑 产生激励信号
状态存储器 输出逻辑
EN EN
输入(shūrù ) EN’
D0
Q0
MAX 输出(sh
Q0
Q0’
D1
Q1
Q1
激励
Q1’
CLK
28 28
时钟信号
精品资料
当前状态
EN3、由激励方EENN程’ 和触发器特征方程
D0
Q0
得到转移方程（状态方程）
MAX
D触发器Q特0 征方程：Q* = D
Q0* =QQ00’ ·EN’ + Q0’·EN
D1
Q1
Q1* =QQ11·EN’ + Q1’·Q0·EN
Q+1’Q1·Q0’·EN
西安电子科技大学网教数字逻辑电路模拟题
模拟试题一一、单项选择题（每题2分，共30分）1 、下列数中最大的数是[ ] 。
A （）HB （）DC OD B2 、（） D 的余 3BCD 是 [ ] 。
A BC D3 、与非门的输出完成 F= , 则多余输入端 [ ] 。
A 全部接高电平B 只需一个接高电平即可C 全部接地电平D 只需一个接地即可4 、逻辑函数 F= ＋ B 的最小项标准式为 [ ] 。
A F=B F=C F=D F=5 、与 AB ＋ AC ＋相等的表达式为 [ ] 。
A CBC ＋ CD A +6 、函数 F=(A ＋ C)(B ＋ ) 的反函数是 [ ] 。
A G=( ＋B) · ＋·B G=A ＋C ＋ B ·C G=(A ＋) · C ＋ B ·D G=(A ) · ＋ (B+ )7 、逻辑函数的逻辑相邻项是 [ ] 。
A A CB AC BD D ABC8 、已知输入 A 、 B 和输出 F 的波形如图所示，其 F 与 AB 的逻辑关系为 [ ] 。
A 与非B 或非C 异或D 同或9 、下列逻辑部件属于时序电路的是 [ ] 。
A 译码器B 触发器C 全加器D 移位寄存器10 、数据选择器的功能是 [ ] 。
A 将一路输入送至多路输出B 将输入二进制代码转换为特定信息输出C 从多路输入选择一路输出D 考虑低位进位的加法11 、逻辑函数用卡诺图化简时，八个逻辑相邻项合并可消去 [ ] 。
A 一个变量B 二个变量C 三个变量D 四个变量12 、 JK 触发器从 0 1, 则激励端 J 、 K 的取值为 [ ] 。
A JK=1XB JK=X0C JK=X1D JK=0X13 、移位寄存器的现态为 0110 ，经过左移一位后，其次态为 [ ] 。
A 0110 或 1011B 1011 或 1010C 0110 或 1110D 1101 或 110014 、 4 级触发器组成计数器，组成 13 进制计数器，其无效的状态数为 [ ] 。
电子科技大学,数字电路译码器与编码器
有广泛的用途，不仅用于代码的转换、 终端的数字显示，还用于数据分配，存 储器寻址和组合控制信号等。不同的功 能可选用不同种类的译码器。
实验内容
注意事项
译码器分为显示译码器、变量译码
器和代码变换译码器等。
现代电子技术实验
显示译码器
实验目的
实验原理
显示译码器主要用来驱动各种显示 器件，将二进制代码表示的数字、文字、 符号“翻译”成人们习惯的形式，直观 地显示出来。这里我们采用的是七段显 示译码器。
a g d
公 共 端
b c c
实验内容
e
注意事项
e d
（a）为共阳式连接方式； （b）为共阴式连接方式
七段显示器的外形结构
三、实验内容
编码-译码-显示系统测试
实验目的
现代电子技术实验
实验原理
实验内容
利用所给器件， 实现如图所示的编 码-译码-显示系统。 编码输入不同组合 情况，观测编码器 与译码器的输出， 并将显示输出结果 填入表3.8中。
实验原理
实验内容
注意事项
思考题
现代电子技术实验
1．如果显示译码器内部输出级没有集 电极电阻，它应如何与LED显示器连 接？ 2．可否用将LED数码管各段输入端接 高电平的方法来检查该数码管的好坏？ 为什么？
现代电子技术实验
下次预习内容
二进制译码器（139）功能测试，数选 （151）实现逻辑函数。
现代电子技术实验
显示译码器
实验目的
实验原理
实验内容
注意事项
CD4511引脚图
LED七段显示器
现代电子技术实验
七段显示器是电信号转换成为光信号的固体显示器件， 其工作电流一般为七段10~15mA，显示分共阴极和共 阳极两种形式。它们所需要的显示译码器各不相同。
电子科技大学数电实验报告
assign disp_data_right2=Q_2;
assign disp_data_right3=Q_3;
assign disp_data_right4=Q_4;
assign disp_data_right5=Q_5;
dynamic_led6 u6 (
.disp_data_right0(disp_data_right0),
.disp_data_right1(disp_data_right1),
.
disp_data_right2(disp_data_right2),
.
disp_data_right3(disp_data_right3),
.disp_data_right4(right5(disp_data_right5),
);
reg[24:0] clk_div_cnt=0; reg clk_div=0; always @ (posedge clk) begin
if (clk_div_cnt==25000) begin
clk_div=~clk_div; clk_div_cnt=0; end else
clk_div_cnt=clk_div_cnt+1; end
4'h6: seg=8'h7d; 4'h7: seg=8'h07; 4'h8: seg=8'h7f; 4'h9: seg=8'h6f; 4'ha: seg=8'h77; 4'hb: seg=8'h7c; 4'hc: seg=8'h39; 4'hd: seg=8'h5e; 4'he: seg=8'h79; 4'hf: seg=8'h71; default: seg=0; endcase end
电子科技大学《电子技术基础》20春期末考试参考答案
{图}
D.Y＝ˉˉˉ
答案:AD
30.负反馈对放大电路的工作性能的影响是（）？
A.提高放大电路的稳定性
B.改善波形失真
C.对输入电阻无影响
D.对输出电阻无影响
答案:AB
三、判断题(共10道试题,共25分)
31.求和运算是利用运算放大器工作在非线性区的特性来工作的。（）
答案:错误
32.如果晶体管的集电极电流大于它的最大允许电流ICM，则该管被击穿。（）
答案:错误
38.放大电路一般采用的反馈形式为负反馈。（）
答案:正确
39.半导体的导电能力随着温度的升高而降低。（）
答案:错误
40.稳压管工作在特性曲线的反向击穿区。（）
A.二进制
B.八进制
C.十进制
D.十六进制
答案:A
6.在题18图中，引入何种反馈？（）
{图}
A.正反馈
B.负反馈
C.无反馈
D.不确定
答案:C
7.整流的目的是（）。
A.将交流变成直流
B.将直流变成交流
C.将高频变成低频
D.净输入量减小
答案:D
8.硅稳压管的工作状态是（）。
A.正向导通
B.正向击穿
C.反向截止
A.晶体管可以把小电压放大成大电压
B.晶体管可用较小电流控制较大电流
C.如果晶体管的集电极电流大于它的最大允许电流ICM，则该管被击穿
D.如果晶体管的集电极电流大于它的最大允许电流ICM，则该管必定过热至烧毁
答案:ACD
29.下式中与非门表达式为（），或门表达式为（）。
A.Y＝A＋B
B.Y＝AB
{图}
D.反向击穿
电子科技大学数字电路期末考试样题
图1一、填空题1．五个变量构成的所有最小项之和等于 ( )。
2．已知某数的二进制原码表示为 ( 110110) 2 , 则其对应的8-bit 补码表示为 ( )2。
3．已知∑=CB A F ,,)3,0(，则∑='C B A F ,,（ ）。
4．要使D 触发器按'*Q Q =工作，则D 触发器的输入D=（ ）。
5．用移位寄存器产生1101010序列，至少需要（ ）位的移位寄存器。
二、单项选择题：1. 若要将一异或门当作反相器（非门）使用，则输入端A 、B 端的连接方式是（ ）。
A. A 或B 中有一个接“0”B. A 或B 中有一个接“1”C. A 和B 并联使用D. 不能实现 2．组合电路的竞争冒险是由于（ ）引起的。
A. 电路不是最简B. 电路有多个输出C. 电路中使用不同的门电路D. 电路中存在延时3．某一逻辑函数真值表确定后，下面描述该函数逻辑功能的表达式中，具有唯一性的是（ ）。
A ．该逻辑函数的最简与或式B ．该逻辑函数的积之和标准型C ．该逻辑函数的最简或与式D ．该逻辑函数的和之积式4．若最简状态转换表中，状态数为n ，则所需状态变量数K 为 （ ）的整数．A ．n K 2log =B ．n K 2log <C ． n K 2log ≥D ． n K 2log ≤5．某计数器的状态转换图如图1所示，其该计数器的模为（ ）。
A ． 八 B. 五 C. 四 D. 三三、 组合电路分析：1．求逻辑函数 Z Y X Y X Z X F ⋅'⋅+⋅+⋅'= 的最简积之和表达式。
2．已知逻辑函数∑=ZY X F ,,)7,5,1(， 请写出该函数的标准和（最小项之和）表达式：3．找出逻辑表达式X W Y W F ⋅+'⋅'=对应的电路的所有静态冒险。
四、组合电路设计：1、试用一片三输入八输出译码器74X138和适当的与非门实现函数：∑=Z Y X W F ,,,)15,14,10,6,3(画出电路连接图。
电子科技大学22春“机电一体化技术”《电子技术基础》作业考核题库高频考点版(参考答案)试题号2
电子科技大学22春“机电一体化技术”《电子技术基础》作业考核题库高频考点版（参考答案）一.综合考核(共50题)1.在放大电路中，为了稳定静态工作点，可引入()；若要稳定放大倍数，应引入()A.直流负反馈B.直流正反馈C.交流负反馈D.交流正反馈参考答案：AC2.D触发器的特性方程为Qn+1=D，与Qn无关，所以它没有记忆功能。
()A.正确B.错误参考答案：B3.基本的逻辑关系有与、或、非三种。
()A.正确B.错误参考答案：A4.如果晶体管的集电极电流大于它的最大允许电流ICM，则该管被击穿。
()A.正确B.错误参考答案：B5.晶体管的控制方式为输入电流控制输出电流。
()B.错误参考答案：A6.理想二极管构成的电路如图所示，则输出电压UO为()。
A.3VB.10VC.-3VD.-10V参考答案：B7.和TTL电路相比CMOS电路最突出的优势在()。
A.可靠性高B.抗干扰能力强C.速度快D.功耗低参考答案：D8.十进制数100对应的二进制数为1011110。
()A.正确B.错误参考答案：B9.单相半波整流电路只利用了电源的半个周期。
()A.正确参考答案：A10.若要求放大电路输入电阻高，且稳定输出电压，在放大电路中应引入的负反馈组态为()。
A.电流串联B.电流并联C.电压串联D.电压并联参考答案：C11.负反馈对放大电路的工作性能的影响是()。
A.提高放大电路的稳定性B.改善波形失真C.对输入电阻无影响D.对输出电阻无影响参考答案：AB12.一个触发器可记录一位二进制代码，它有()个稳态。
A.3B.2C.1D.0参考答案：B13.在以下输入情况中，“或非”运算的结果为逻辑1的是()。
A.全部输入为0B.全部输入为1C.任一输入是0，其它输入为1D.任一输入是1，其它输入为0参考答案：A14.硅稳压管的工作状态是()。
A.正向导通B.正向击穿C.反向截止D.反向击穿参考答案：D15.逻辑运算中1+1=1。
电子科技大学,数字电路电子秒表_计数器
CP1
× × ↓
CP2
× × 1 Biblioteka QA ↓QD 0 1QC 0 0 QA
清 置
0 9
输
二进制计数 五进制计数 十进制计数 十进制计数
注意:
R0、R9均为高电平有效 0 × 0 × × 0 × 0 CP为下降沿触发
1 ↓ QD
QDQCQB输出 QDQCQBQA输出 8421BCD码 QAQDQCQB输出 5421BCD码
实验原理
CP个数
LED显示
1
2
3
…
21
实验内容
注意事项
现代电子技术实验
实验目的
（4）将计数器IC6、IC7级联成六十进 制计数器，CKA接1Hz的TTL信号， 测试并记录其逻辑功能。
CP
LED 显示
实验原理
1
2
3
…
61
实验内容
注意事项
现代电子技术实验
实验目的
（5）计数器IC7接成十二进制形式，CKA接 12KHz连续脉冲，测试并记录其输出(QA 、 QB、 QC 、QD)波形图。（CKA和QA、QA和QB、QB和 QC、 QC和QD两两对应观察）。
CP个数
LED显示
实验原理
实验内容
注意事项
1
2
3
4
5
6
现代电子技术实验
实验目的
（2） 计数器IC5接成8421BCD码十进 制形式， CKA接1Hz的TTL信号，测 试并记录其逻辑功能。
实验原理
CP个数
LED显示
1
2
3
…
11
实验内容
注意事项
现代电子技术实验
实验目的
同步计数器
6.3.2 同步计数器一、同步二进制计数器1．同步二进制加法计数器[同步计数器中，所有触发器的CP端是相连的，CP的每一个触发沿都会使所有的触发器状态更新。
因此不能使用T′触发器。
应控制触发器的输入端，即将触发器接成T触发器。
只有当低位向高位进位时（即低位全1时再加1），令高位触发器的T=1，触发器翻转，计数加1。
] 由JK触发器组成的4位同步二进制加法计数器，用下降沿触发。
下面分析它的工作原理。
（1）写方程式①输出方程②驱动方程③状态方程（2）列状态转换真值表。
与或式（状态方程）→真值表（状态转换真值表）。
将现态看成是输入变量，次态看成是输出函数。
（3）逻辑功能。
十六进制计数器。
2．同步二进制减法计数器设计思想：[同步计数器中，所有触发器的CP端是相连的，CP的每一个触发沿都会使所有的触发器状态更新。
因此不能使用T′触发器。
应控制触发器的输入端，即将触发器接成T触发器。
只有当低位向高位借位时（即低位全0时再减1），令高位触发器的T=1，触发器翻转，计数减1。
] 为此，只要将二进制加法计数器的输出由Q端改为端，便成为同步二进制减法计数器了。
3．集成同步二进制计数器CT74LS161主要功能分析：（1）异步置0功能（2）同步并行置数功能（3）计数功能（4）保持功能4．利用反馈置数法获得N进制计数器⑴ 计数器的置数功能应先将计数起始数据预先置入计数器。
集成计数器的置数方式也有异步和同步两种。
①异步置数：与时钟脉冲CP没有任何关系，只要异步置数控制端出现置数信号，并行数据便立刻被置入。
② 同步置数：输入端获得置数信号后，只是为置数创造了条件，还需要再输入一个计数脉冲CP，计数器才能将预置数置入。
⑵ 利用反馈置数法获得N进制计数器用 S0，S1，S2…，SN 表示输入0，1，2，…，N个计数脉冲CP时计数器的状态。
N进制计数器的计数工作状态应为N个：S0，S1，S2…，SN-1对于异步置数：在输入第N个计数脉冲CP后，通过控制电路，利用状态产生一个有效置数信号，送给异步置数端，使计数器返回到初始的预置数状态，即实现了N进制计数。
电子科技大学数字设计原理与实践第四次讨论课
第四次讨论课题文档：xx1、使用一片163和逻辑门设计产生7, 8, 9, 12, 13循环计数序列，要求计数值为7的时候输出1个周期的高电平，使用MULTISIM或其他工具仿真验证。
总结并讨论：利用163产生类似循环计数序列的设计思路和技巧。
解：利用预置复位法，当计数器运行到9（1001）时，置位到12（1100）当计数器运行到13（1101）时，置位到7（0111）。
所以在1001和1101处LD端有效。
因此可以设置LD=（Q D Q A）'；又因为1001→1100；1101→0111。
观察可设计D=Q C';C=1;B=Q C;A=B。
Multisim仿真设计电路连接如下：文档：xx2、总结7、8章内容，用多种不同的方案设计序列发生器110111，讨论自启动。
提示：利用触发器设计（讨论序列长度和触发器个数的关系）；利用MSI计数器设计（如163，扩展讨论：163+组合芯片，实现任意序列发生器的结构）；利用移位寄存器设计（讨论需要多少触发器？触发器个数仅与序列长度相关吗？）2.1序列信号发生器的原理介绍在数字电路设计中，有些时候需用一组非常特殊的数字信号。
一般情况下我们就将这种特殊的串行数字信号叫做序列信号。
生成这样的一组特定序列信号的电路叫做序列信号发生器。
2.2利用触发器设计110111序列有6个状态，这里用D触发器构成模6计数器，同时我们需要=3个，推广一下如果一个序列有n个序列，对于D触发器需要[个。
这里我们用二进制模6计数器产生序列110111，在同步时钟CLK的作用下，3个D触发器输出，顺序从000→001→010→011→100→101→000→…,:由上述真值表可以得到激励函数和输出函数的表达式，没有用到的110,111状态可以用无关项表示。
(0,2,4)+d(6,7)(1,2)+d(6,7),,=(3,4)+d(6,7),Z=(0,1,3,4,5)+d(6,7) 分别用卡诺图化简：构成实际电路是用与门和或门以及D触发器，如下是电路图：2.3利用MSI计数器设计这里用74x151和74x163进行计数器的设计，步骤如下：（1）如果序列长度为n,则将计数器接成n进制的计数器；（2）将数据选择器的数据输入接成“”想要的序列；（3）将计数器的输出端接到选择器的输入端；产生一个110111序列（置数法），电路图如下：数据选择器74x151的输入→接成110111，计数器74x163接成0-5计数，并连接到74x151的选择输入端CBA,以74x151的→作为输出，从而产生序列。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
现代电子技术实验
模11计数器
QC QBQA
现代电子技术实验
参考波形
实验目的
实验原理
实验内容
注意事项
现代电子技术实验
下次实验预习要求
移位寄存器的研究
现代电子技术实验
同步计数器的应用 同步计数器的应用
实验目的
实验原理
实验内容
注意事项
现代电子技术实验
一、实验目的
实验目的
1. 熟悉同步计数器 熟悉同步计数器74LS163的工作原理 的工作原理 及逻辑功能 2. 掌握同步计数器的应用各项性能指标 掌握同步计数器的应用各项性能指标 同步计数器的应用
实验原理
实验原理
实验内容
注意事项
现代电子技术实验
实验目的
实验原理
74LS163
实验内容
注意事项
74163引脚图 引脚图
现代电子技术实验
74LS163逻辑功能表 逻辑功能表
实验目的
实验原理
实验内容
注意事项
OC= QA·QB·QC·QDT
现代电子技术实验
Cr LD A B C D CK P T QA QB QC QD OC 异步 清除 12 13 14 15 计数 0 1 2 保持
注意事项
现代电子技术实验
实验目的
74LS163可直接用作模 、4、8、 可直接用作模2、 、 、 可直接用作模 16计数器，采用复位法或置位法可 计数器， 计数器 以用它实现任意模(M)计数器。 计数器。 以用它实现任意模 计数器 Cr：清零信号端 ： LD：置数信号端 ： P、T：计数允许端 、 ： ABCD：并行数据输入端 ，D为高位 ： 为高位 QAQBQCQD：数据输出端 ，QD为高位 Oc：进位输出端 ：
同步 清除 预置
(b)
现代电子技术实验
用同步反馈归零构成N进置计数器 用同步反馈归零构成 进置计数器
同步清零功能构成十进制计数器。 用74LS163同步清零功能构成十进制计数器。 同步清零功能构成十进制计数器 1.写出状态 N-1的 写出状态S 写出状态 二进制代码 SN-1=S9=1001 2.写反馈归零函数 写反馈归零函数
实验内容
的测试 3、按照要求在实验前分析或设计好电路。 、按照要求在实验前分析或设计好电路。
注意事项
二、实验原理
同步计数器
实验目的 实验原理
现代电子技术实验
实验内容
74LS163是（模16）四位二进制同步 是 ） 计数器。该计数器能同步并行预置数据， 计数器。该计数器能同步并行预置数据， 同步清零，具有清零、置数、 同步清零，具有清零、置数、计数和保持 四种功能，且具有进位信号输出，可串接 四种功能，且具有进位信号输出， 计数使用。 计数使用。
CR = Q3Q0
3.画图 画图
现代电子技术实验
用同步置数端归零构成N进置计数器 用同步置数端归零构成 进置计数器
同步置数功能构成十进制计数器。 用74LS163同步置数功能构成十进制计数器。 同步置数功能构成十进制计数器 1.写出状态 N-1的 写出状态S 写出状态 二进制代码。 二进制代码。 SN-1=S9=1001 2.写反馈置数函数 写反馈置数函数
2、输入端 、输入端CLK接单脉冲信号或 接单脉冲信号或1HzTTL 接单脉冲信号或
信号， 输出端Q 指示灯。 信号， 输出端 DQCQBQA接指示灯。观 结果。 测输出 结果。
CP 顺序
QDQCQBQA
0
1
2
3
…
15
现代电子技术实验
3、输入端CLK接 1KHz的TTL信号，用双踪示波器观测 、输入端 信号， 接 的 信号 输出Q 波形。画出波形图并标明参数。 输出 AQBQC和QD波形。画出波形图并标明参数。
LD = Q3Q0
3.画图 画图
现代电子技术实验
利用计数器级联获得大容量N进制计数 利用计数器级联获得大容量 进制计数
两片 74LS163 构成的八十五进制计数器
三、实验内容
实际值，并画出波形。 实际值，并画出波形。
现代电子技术实验
1、用示波器测出加在16脚上电源电压的 、用示波器测出加在 脚上电源电压的