电子科技大学数字电路 脉冲延时
脉冲与数字电路第四章 组合电路设计
组合电路的逻辑竞争和冒险
<4>静态险象： 输出本不应变化 产生了毛刺； 动态险象： 输出本应变化 另有毛刺
2、险象的判断：
1〉逻辑险象：当P个（1≤P ≤N）输入变量发生变化， 但函数输出最简与或式中不包含由N-P个不变变量组 成的乘积项，就可能发生逻辑冒险。 2〉功能险象：当P个（P>1）输入变量发生变化时， 若变化前后稳定时，输出在变化前后一致，在卡诺图 中由其余不变的N-P个变量组成的乘积项包含的最小 项既有1又有0，就可能发生功能冒险。
（将3位二进制数译8路输出。）
3、译码器
*〉3-8译码器扩展：（将2片3-8扩展为4-16译码器。）
3、译码器
3〉4-16译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
3〉BCD-10译码器（74LS154）：
（将4位二进制数译10路输出。）
3、译码器
4〉其他码变换电路： <1> BCD/7SEG译码器：
F=A+BC
F=A(B+C)F=A⊕B ⊕C第四章 组合逻辑电路
例2：多重关联的组合电路
F=AC+B
F1=(AB+C) ⊕D
F2=AB +C
X: 表示受影响的 两端短接 A=1, B和C短接 A=0, B和C短接
更多的例子：P123
2、编码器
功能：将十进制输入变成二进制或BCD码输出。
1〉4-2线编码器：（将0-3编码为2位二进制数）
<1> 逻辑险象：由于不同门
电路传输延迟不同，使得同一 信号的变化到达输出时间不一 致而引起的输出尖峰。 功能险象：多个输入信 号变化快慢不一致，引起的输 出尖峰。
杭州电子科技大学 数电 第六章 时序逻辑电路
第六章 时序逻辑电路
（张珣） 张珣）
杭州电子科技大学电子信息学院
2006
一、数据锁存器
1、钟控型数据锁存器： 钟控型数据锁存器： 3、地址选择型锁存器： 地址选择型锁存器： 2、带三态输出数据锁存器： 带三态输出数据锁存器： 4、边沿型数据锁存器： 边沿型数据锁存器：
1〉存在预置转换毛刺，不适合 存在预置转换毛刺， 计数； 计数； 2〉用作模5分频器； 用作模5分频器； 3〉具有自启动能力。 具有自启动能力。
4、集成异步4位二进制计数器74LS293 集成异步4位二进制计数器74LS293
特点： 特点：
1〉由模2和 由模2 组成； 模8组成； 2〉可组成 任意进制分 频器； 频器； 3〉可级联 扩展。 扩展。
（N=触发器数量） N=触发器数量 触发器数量）
5、触发器选型，写出激励方程； 触发器选型，写出激励方程； 6、画电路图； 画电路图； 7、检查未定义状态的孤立性。 检查未定义状态的孤立性。
状态图的建立和简化 （画出1011的状态图和状态表） 画出1011的状态图和状态表 的状态图和状态表）
同步时序电路的设计
5、集成异步BCD码计数器（74LS290） 集成异步BCD码计数器 74LS290） 码计数器（
特点：
1〉由模2和模5组成； 由模2和模5组成； 2〉无伪码； 无伪码； 3〉可级联扩展。 可级联扩展。
74LS290应用 74LS290应用
四、同步二进制计数器
四、同步二进制计数器（续1） 同步二进制计数器（
步骤：1：
J0 = 1 J1 = Q0 + Q2Q3 J 2 = Q1Q0 J3 = Q2Q1Q0 , , , K0 = 1 K1 = Q0 K2 = Q3 + Q1Q0 K3 = Q2
【精品完整版】电子科技大学现代电子综合实验报告数字秒表设计
【精品完整版】电⼦科技⼤学现代电⼦综合实验报告数字秒表设计现代电⼦综合实验报告项⽬名称数字秒表设计学⽣姓名学号指导⽼师⽬录【摘要】 (1)关键词 (1)引⾔ (1)第1章背景知识介绍 (2)1.1 FPGA (2)1.2 EDA (2)1.3 VHDL语⾔ (2)1.4 ModelSim软件 (3)1.5 ISE软件 (3)1.6 时间简介 (3)第2章系统设计 (4)2.1设计要求 (4)2.2 设计分析 (4)2.2.1 输⼊输出分析 (4)2.2.2 系统设计原理 (4)2.2.3 系统内部模块分析 (5)第3章模块电路的实现与仿真 (6)3.1 按键消抖 (6)3.2 分频器 (7)3.3 控制器 (8)3.4 计数器 (10)3.5 锁存器 (11)3.6 显⽰模块 (12)第4章实验设计 (14)4.1 顶层设计 (14)4.2 管脚设置 (15)第5章实验结论 (15)第6章结果分析 (15)参考⽂献： (16)附录： (16)1.分频模块源程序 (16)2.消抖模块源程序 (17)3.控制模块源程序 (18)4.计数器模块源程序 (20)（1）计数器顶层⽂件程序 (20)（2）10进制仿真程序源程序 (22)（3）6进制仿真程序源程序 (23)5.锁存器模块源程序 (24)6.显⽰模块源程序 (25)（1）显⽰模块顶层⽂件源程序 (25)（2）扫描模块源程序 (27)（3）数据选择模块源程序 (27)(4)译码器模块源程序 (28)7.顶层⽂件源程序 (29)8.管脚分配源程序 (32)【摘要】利⽤VHDL硬件设计语⾔基于FPGA实验板设计⼀个数字表秒。
该数字秒表及时范围是00’00”00 ~ 59’59”99，并利⽤两个按钮开关Start/Stop 和Split/Reset来控制秒表的启动、暂停、继续、停⽌、复位。
根据该要求，将该实验设计分为6个模块，分别为：分频模块、按键消抖模块、计数器模块和按键控制模块、锁存模块和显⽰模块。
电子科大-数电-数字逻辑设计第四章(6)
0
1 1 1 1
X
0 0 1 1
X
0 1 0 1
0
0 0 0 1
0
0 0 1 0
0
0 1 0 0
0
1 0 0 0
EN
18
5.4 译码器（decoder）
Y0 = EN · ( I1’ · I2’ ) Y1 = EN · ( I1’ · I2 ) 2-4二进制译码器真值表
输
入
输 出 Y3 Y2 Y1 Y0
00 0 01 1 11 3
5
7
13
15
9
11
29
31
25
27
10 2
6
14
10
10 18 22
30
26
A=0
A=1
2
F = A,B,C,D,E(0,1,2,3,4,5,10,11,14,20,21,24,25,26,27,28,29,30)
BC DE
00 01 11 10
BC DE
00 01
00
最大延迟 典型延迟 最小延迟
定时分析：取最坏情况延迟
W X Y
’04 ’32 ’32 22
tpHL 和 tpLH 可能不同
’0
8
P233 20
表5-2
’32 22
F
Z
11
’0
15
8
5.2 电路定时
定时图（时序图） timing diagram
GO READY GO READY
DAT
tRDY
DAT
tRDY tDAT
第四章 组合逻辑设计原理
开关代数
公理、定理、逻辑函数的表示
电子科技大学,数字电路电子秒表_计数器
CP1
× × ↓
CP2
× × 1 Biblioteka QA ↓QD 0 1QC 0 0 QA
清 置
0 9
输
二进制计数 五进制计数 十进制计数 十进制计数
注意:
R0、R9均为高电平有效 0 × 0 × × 0 × 0 CP为下降沿触发
1 ↓ QD
QDQCQB输出 QDQCQBQA输出 8421BCD码 QAQDQCQB输出 5421BCD码
实验原理
CP个数
LED显示
1
2
3
…
21
实验内容
注意事项
现代电子技术实验
实验目的
（4）将计数器IC6、IC7级联成六十进 制计数器，CKA接1Hz的TTL信号， 测试并记录其逻辑功能。
CP
LED 显示
实验原理
1
2
3
…
61
实验内容
注意事项
现代电子技术实验
实验目的
（5）计数器IC7接成十二进制形式，CKA接 12KHz连续脉冲，测试并记录其输出(QA 、 QB、 QC 、QD)波形图。（CKA和QA、QA和QB、QB和 QC、 QC和QD两两对应观察）。
CP个数
LED显示
实验原理
实验内容
注意事项
1
2
3
4
5
6
现代电子技术实验
实验目的
（2） 计数器IC5接成8421BCD码十进 制形式， CKA接1Hz的TTL信号，测 试并记录其逻辑功能。
实验原理
CP个数
LED显示
1
2
3
…
11
实验内容
注意事项
现代电子技术实验
实验目的
西安电子科技大学版数字电子技术(第三版)课后习题答案第七章
西安电子科技大学版数字电子技术(第三版)第七章脉冲波形的产生与变换2. 解Tw=1.1RC=1.1×104×10-7＝1.1msu I、uc和uo的对应波形如图7-4所示。
3. 解需用两级带微分电路的单稳态电路。
第一级的输出脉冲宽度为T w1=1.1R l C l=2µs第二级的输出脉冲宽度为T w2=1.1R2C2=1.5µs故2621611.1105.11.1102R C R C --⨯=⨯=利用以上两式，即可确定定时元件的数值。
若取R1=R2＝10k Ω，则C 1≈200pF ，C 2≈140 pF 。
电路原理图如图7-5(b)所示4. 解 充电时间 T 1＝0.7(R 1+R 2)C=7ms放电时间 T 2=0.7R 2C=5.6ms周期 T ＝T l +T 2=12.6msuc 与uo 的波形如图7-6(b)所示。
5. 解 线性扫描波发生器也叫锯齿波发生器，其特点是：幅度随时间成正比地增大，经过一段时间后，迅速降低为初始值。
其幅度随时间成正比地增大的这段时间叫扫描期。
图7-7(a)所示电路⑥脚的输出电压(即uc)的波形即为锯齿波，如图7-7(b)所示。
由波形图看出锯齿波的扫描期等于单稳态电路的输出脉冲宽度Tw 。
由于晶体管V 采用了稳定偏置电路，因此R l 的端电压U R1近似为 V U R R R U DD R 62111=+= 晶体管的集电极静态电流I CQ 约为 t I C dt I C dt ic C uc mA U I I CQ CQ R EQ CQ 1113.5Re 1⎰⎰=∙=∙=≈≈≈ 由单稳态电路的工作原理可知，当t=Tw 时，uc ＝2U DD /3，则 ms I CU T T I C U CQDD W W CQ DD 151.03/2132===6. 解 电路如图7-8(b)所示。
当⑤脚接电容时，其正向阈值U TH 和负向阈值U TL 分别为 V U U V U U DD TL DD TH 5311032==== 其输出波形如图7-8(c)所示。
脉冲与数字电路第五章 触发器
D=J/Qn +/KQn
5、 边沿触发器（ET FF）（续7）
2〉JK触发器转换为D触发器 D触发器和JK触发器的输出与输入的关系可以用 下表表示（即激励表）：
根据上表可写出JK与D、Q的关系：J=D、K=/D。
5、 边沿触发器（ET FF）（续8） 1、按键去抖动（消颤）； 2、开机置位； 3、异步脉冲同步化；
4、主从触发器（MS FF）（续3）
3>带数据锁存的主从JK触发器：
4、主从触发器（MS FF）（续4）
时序图：
5、 边沿触发器（ET FF）
1、主从JK触发器去缺点： 在CP=1时，要求JK信号保持不变。存在的一次变 化问题，能接收干扰信号并记忆下来，造成误码。解决 办法是减小CP=1的时间，可能造成状态翻转不稳定。 2、边沿触发器优点： 利用时钟脉冲的有效边沿（上升沿或下降沿）将 输入的变化反映在输出端，而在CP=0及CP=1不接收信号 ，输出不会误动作。 3、常见的边沿触发器有： 维持阻塞型、传输迟延实现的边沿触发器、CMOS 的边沿触发器，随着CMOS器件的广泛使用，今后大部分 是采用CMOS边沿触发器。
5、 边沿触发器（ET FF）（续1）
4、边沿D触发器：
5、 边沿触发器（ET FF）（续2）
5、边沿JK触发器:
5、 边沿触发器（ET FF）（续3）
6、T触发器（T FF）：
*翻转触发器（1位二进制计数器）
5、 边沿触发器（ET FF）（续4）
7、多能触发器：
5、 边沿触发器（ET FF）（续5）
8、触发器逻辑功能转换 在集成触发器中，使用较广的主要是D触发器和JK 触发器，有时需要将一种类型的触发器转换为其它类型 的触发器。不同触发器的相互转换的模型可描述为：
电子技术应用实验(数字电路综合实验)_电子科技大学中国大学mooc课后章节答案期末考试题库2023年
电子技术应用实验2（数字电路综合实验）_电子科技大学中国大学mooc课后章节答案期末考试题库2023年1.用数字示波器双踪测量不同频率的相关信号时，应选哪个信号为触发源？参考答案:频率低的信号2.约束文件中“set_property PULLDOWN true [get_ports {col[3]}]”是？参考答案:将第3列下拉至低电平3.若工程中只使用矩阵键盘中的一个按键,则参考答案:可以不需要按键扫描4.在本次实验示例中，将行列式键盘的行值定义为参考答案:输出信号5.如果要求不仅能显示16进制数，还要包括"-"，那么显示译码器接收的数据至少应为参考答案:5位6.实现6位数码管动态显示16进制数时，可以不改写哪部分的代码？参考答案:显示译码器部分7.如果你要在一个工程中添加自定义的IP核，首先应在Project manager中点击参考答案:Settings8.IP核的意思是参考答案:知识产权核9.如果实现5位数码管动态显示，则电路中计数器的位数至少为参考答案:310.所介绍的555多谐振荡器电路中，振荡周期的改变与（）有关。
参考答案:电容C_电阻R2_电阻R111.所介绍的555多谐振荡器电路中，占空比的改变与（）无关。
参考答案:电容C12.对于本次实验中的多谐振荡器电路，若要实现其输出矩形波的振荡频率约为160Hz，占空比约为89%。
所选择的电阻R1和R2的比值约为（）。
参考答案:7:113.对于本次实验中的多谐振荡器电路，若要实现其输出矩形波的振荡频率约为4700Hz，可供选择的电阻R1和R2值约为10千欧姆，则电容C应选取（）。
参考答案:0.01微法14.所介绍的555多谐振荡器电路中，当VCC（引脚8端）为9V，电压控制端（引脚5）悬空，则该多谐振荡器Vc（2、6脚）处三角波的幅度大约为（）。
参考答案:3V15.用视频中介绍的方法产生占空比为50%的分频信号输出，将50MHz信号分频为2KHz，如果计数器计数值从0依次加一到999循环，那么输出频率为？参考答案:25KHz16.假如clr是清零端，通过语句always@(posedge CP or posedge clr)，可以知道clr是哪一种清零？参考答案:异步清零17.在过程块中哪种赋值语句必须按照编写顺序依次执行？参考答案:阻塞式赋值18.非阻塞式赋值的赋值运算符是？参考答案:<=19.在always块中，应该采用哪种赋值？参考答案:过程赋值20.在verilog语言中，下面哪个符号不能用作设计源文件或约束文件里的注释符号？参考答案:*21.本实验中门电路构成的单稳触发器输出信号的脉冲幅度和以下哪些因素有关？参考答案:门电路的电源电压_最后一个与非门的器件类型22.根据实验电路中给出的参数，这个单稳触发器最大定时时间可能是？参考答案:约4uS23.本实验中门电路构成的单稳触发器电路对输入信号的触发条件为？参考答案:下降沿触发24.施密特触发器和单稳态触发器都可以对脉冲实现整形，这两种电路对脉冲整形后，那种电路可以得到相同的脉宽？参考答案:单稳态触发器25.在Verilog语言中关于if-else语句说法不正确的是？参考答案:有一条if语句就有一条对应的else语句26.实验开发板的时钟为50MHZ，实验中要求设计的计数器时钟为5HZ，则分频器的分频比应为多少？采用实验介绍的分频方法，verilog语句中的分频计数范围应设为多少？参考答案:10M, 0~499999927.在本实验内容一的顶层模块连接图中，对应模块u2正确的例化语句应该是？参考答案:counter10 u2(。
电子科技大学14秋《数字逻辑基础》在线作业2答案
D. (198)10
?
正确答案：B
3.同步时序电路和异步时序电路比较，其差异在于后者。
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
?
正确答案：B
4.根据最小项与最大项的性质，任意两个不同的最小项之积为( )
A.不确定；
B. 0
C. 1
D. 11
25. n级触发器构成的环形计数器，其有效循环的状态数为（）。
A. n个
B. 2n个
C. 2n-1个
D. 2n个
?
正确答案：A
?
正确答案：B
5.组合型PLA是由（）构成。
A.与门阵列和或门阵列
B.一个计数器
C.一个或阵列
D.一个寄存器
?
正确答案：A
6. Moore和Mealy型时序电路的本质区别是（）。
A.没有输入变量
B.当时的输出只和当时电路的状态有关，和当时的输入无关
C.没有输出变量
D.当时的输出只和当时的输入有关，和当时的电路状态无关器
D. (198)10
?
正确答案：B
23.对于钟控RS触发器，若要求其输出“0”状态不变，则输入的RS信号应为。
A. RS=X0
B. RS=0X
C. RS=X1
D. RS=1X
?
正确答案：A
24.当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有。
A.触发器
B.晶体管
C. MOS管
D.电容
?
正确答案：A
?
正确答案：A
7.与8421BCD码（01101000）8421BCD等值的十进制数是（）。
电子科技大学,数字电路R-S D
现代电子技术实验
一、实验目的
实验目的
1、掌握基本RS触发器、D触发器的逻辑功能 2、掌握基本RS触发器、D触发器的测试方法 3、熟悉D触发器与其他触发器间的相互转换
实验原理
实验内容
注意事项
二、实验原理
实验目的
现代电子技术实验
触发器是一种具有记忆功能的二进制 存贮器件，是构成各种时序电路的基本逻 辑单元。它在数字系统和计算机中有着广 泛的运用。
构成一位二进制计数器（二分频器）。可应用译码显 示循环状态，用示波器观察Q波形。 电路图：
+ VCC
循环状态：
Qn 0 1
波形输出：
6 1Q 1D 2
14 5 1Q 1
1RD
1CP 3
74 LS 74 1S D 4
7
现代电子技术实验
D触发器构成其它触发器
（1）用D触发器构成Ｔ触发器
在D触发器输入端连接 一异或门， D触发器 的输出端与异或门输 入端相连接，构成T触 发器。 Qn+1=T⊕Qn。 Ｔ 触发器
d触发器的qn1tqnd触发器构成其它触发器现代电子技术实验2用d触发器构成t触发器rdsd不用时悬空或接高电平上升沿到达时触发器翻转频率fqfcp2tt触发器若将d触发器的输入端与q相连接即得t触发器发器cp端的上升沿达
现代电子技术实验
基本RS触发器、D触发器的研究
实验目的 实验原理
实验内容 注意事项
现代电子技术实验
（２）用Ｄ触发器构成Ｔ’触发 器
RD、SD不用时， 悬空或接高电平
若将D触发器的输入端与 Q相连接，即得T’触 发器， 。当T’触 发器CP端的上升沿达 到时，触发器的状态就 翻转一次。
上升沿到达时 触发器翻转 频率fＱ＝fCP/２
西安电子科技大学数字电路实验报告
数字电路实验报告1. 组合逻辑研究（一）一实验目的1．了解用SSI器件实现简单组合逻辑电路的方法。
2．了解编码、译码与显示的工作原理。
3．掌握用MSI器件实现四位全加器的方法，并掌握全加器的应用。
4．熟悉四位数字比较器的原理，掌握四位数字比较器的应用。
二实验所用仪器、设备1. 万用表一块2. 直流稳压电源一台3. 数字电路实验板一块三实验说明组合逻辑电路是数字电路中最常见的逻辑电路之一，它是根据给定的逻辑功能，设计出实现这些功能的逻辑电路。
组合逻辑电路的特点，就是在任一时刻电路的输出仅取决于该时刻的输入信号，而与信号作用前电路所处的状态无关。
组合逻辑电路的设计一般可按以下步骤进行：（1）逻辑抽象。
将文字描述的逻辑命题转换成真值表。
（2）选择器件类型。
根据命题的要求和器件的功能决定采用哪种器件。
（3）根据真值表和选用逻辑器件的类型，写出相应的逻辑函数表达式。
当采用SSI集成门电路设计时，为了使电路最简，应将逻辑表达式化简，并变换成与门电路相对应的最简式；当采用MSI组合逻辑器件设计时，则不用将逻辑函数进行化简，只需将其变换成MSI器件所需要的函数形式。
（4）根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。
四实验内容（一）基本命题1.按照P104图4-1-3连接实验线路，输入加逻辑开关，输出加LED显示器，测试三变量多数表决器的功能，并记录真值表。
图4-1-3 用门电路实现的多数表决电路2.用四2输入异或门74LS86和四2输入与非门74LS00组成一位全加器电路，输入加逻辑开关，输出加LED 显示器，测试其功能,并记录真值表。
卡诺图 iABC Fi+1图5-1 一位全加器电路图5-1所示电路是由四2输入与非门74LS00和四2输入异或门74LS86组成的一位全加器电路。
此电路可以实现两个一位二进制数 A i 和B i 相加，并考虑来自低一位的进位 C i ，输出 S i 为本位和，C i-1为本位向高一位的进位。
2009数字[第十三课-单稳态、振荡器与延时电路]解析
![2009数字[第十三课-单稳态、振荡器与延时电路]解析](https://img.taocdn.com/s3/m/4b76ba3e5f0e7cd184253694.png)
按钮每按动一次 , uo 便输
出一个正脉冲,其宽度 TW
t
由 RT CT 决定 。
0
R D
TH
ui TR
S
RT 4
7
6
2 1
CT
VCC
8
uo D1
3
5
D2
白红
J
~
J
u 按钮 S o J的线圈 J 的结点 红灯 白灯
未按 0 不通电 不动作 亮 灭 按一下 1 通电 闭合 灭 亮
红灯亮的时间即为曝光时间 TW TW = 1.1 RT CT
对电容 C 充电。
0
t
VCC
R1
在 uC 没有充电到 2VCC /3
D 48
u 7
R2 TH 555 3 o
6
之前 , uo 保持 1 不变。 uC
TR
uC
21 5 C
2VCC /3 VCC /3
0
t1 t2 t3
t
一旦 uC 充至稳态值 , uo
即 TH = TR > 2VCC /3 , 立即
uo = 0 , 同时 555内的管 T
0U
t
T
（4） 带石英晶体的环行多谐震荡器
1. 阻抗频率特性和符号
2. 特性：
品质因数Q很大 固定震荡频率
@ Copyright 杭州电子科技大学 电子信息学院 张珣
（4） 带石英晶体的环行多谐震荡器
三、555定时器的原理和应用
555定时器是将模拟电路和数字电路集成于 一体的电
子器件。它使用方便,带负载能力较强, 目前得到了非常
0
t
TH < 2VCC /3 , 故 uo = 1 , 555 uo
脉冲与数字电路第三章门电路
工作温度：军品（54系列） –55 ~ +125摄氏度
民品（74系列） 0 ~ +70摄氏度
工作电压：推荐值 5V
极限值+-0.5
功耗：PH=ICCHVCC
PL=ICCLVCC
平均功耗P=(PL+ PH)/2
5、晶体管-晶体管逻辑门(TTL)
标准TTL门: 低电平<0.8V,高电平〉2V
结论：1.TTL电路的输入不能为负； 2.TTL门电路的输入端在输入低电平时
电流高于输入为高电平的电流。
6、TTL逻辑门外部特性和参数 转 移 特 性 曲 线
1>域值电平：1.0V(LS),1.4V（标准） 2>关门电平：VOFF=VILMAX=0.8V
3>开门电平: VON=VIHMIN=2.0V
驱动同类门数目少；传输延迟大，已淘汰。
2、二极管-晶体管逻辑门(DTL)
电路符号
特点：输出高电平时，驱动的同类门输入二极管截止，
不影响负载能力。传输延迟也较大，已淘汰。
3、晶体管-晶体管逻辑门(TTL) 1>标准TTL门
低电平<0.8V
高电平〉2V
特点：可以提供较大的输出拉电流和灌电流。 传输延迟大，功耗大。
4、 TTL逻辑门外部特性和参数
1>域值电平： 1.0V(LS),1.3V(S),1.5V(F),1.4V（标准） 2>关门电平：VOFF=VILMAX=0.8V 3>开门电平: VON=VIHMIN=2.0V 4>高电平噪声容限：VNH= VOHMIN - VIHMIN 5>低电平噪声容限: VNL= VILMAX – VOLMAX 6>输入输出特性和参数(p88) VILMAX, VIHMIN,VOLMAX, VOHMIN IILMAX,IIHMAX,IOLMAX,IOHMAX
电子科技大学836数字电路2016
2) 用若干门电路将4位二进制码转换为4位格雷 码。
12
实现两个BCD码的加法运算
思考：两个BCD码与两个4位二进制数相加的区别 如果(X+Y)产生进位信号C 或 在 1010~1111 之间
需要进行修正 —— 结果加6 利用 F 表示是否需要修正
1101（13）后载入1111（15）； 1111（15）后载入0001（1）；
29
计数器
例：下图是可变进制计数器。其中的74x161为异步清零，同 步计数的十六进制计数器。
1）写出Y的表达式； 2）试分析当控制变量A为1和0时电路各为几进制计数器，写 出计数顺序。
30
移位寄存器计数器
一般结构：
33
序列检测器：
试画出1101序列检测器的状态图或状态表。（可重叠，不 可重叠）
设计一个同步时序电路，该电路具有一个输入和一个输出。 每输入4位码后，电路返回到初始状态；在这4位输入码中， 当且仅当其为1100时，输出为1，否则，输出为0。试拟出 原始状态表。（8421BCD码检测器？）
设计一个序列检测器，完成下面功能：当连续输入的5位数 据中前3位为101，且包含1的个数大于等于3时，输出为1； 否则输出为0。试写出Mealy型最简状态转换图（表）。
间。（3分）
20
时钟同步状态机分析
分析下图中的时钟同步状态机。 1、写出激励方程、输出方程、转移表，以及状态/输出表（ 状态Q1Q2=00~11使用状态名A~D）。 2、假设机器的起始状态为00，请写出当输入X=110010001时 的输出序列Z。
21
试分析下图所示电路的逻辑功能。 1.求出电路的激励方程，输出方程； 2.建立转换/输出表和状态/输出表，用S0,S1,S2,S3表示 Q2Q1=00,01,10,11。
电子科技大学数字电路脉冲延时
1、熟悉555时基电路的工作原理。 2、了解定时器555的实际应用。
预习报告内容:教材实验任务中思考题
t re和分辩时间td。 停留在暂稳态的时间即为输出脉冲宽度tw。
t1 t2 微分型单稳态触发器波形图
实验目的 实验原理 实验内容 注意事 项
现代电子技术实验
四2输入与 非门
VDD 14 13 12 11 10 9 8
& &
& &
1
2 3 45
74LS00引脚图
67 VSS
积分型单稳触发器
现代电子技术实验
现代电子技术实验
实验目的 实验原理 实验内容 注意事项
一、实验目的
1．掌握用集成门电路单稳态触 发器的基本方法。
2．掌握集成单稳触发器在脉冲 延时电路中的作用。
现代电子技术实验
二、实验原理
实验目的 实验原理 实验内容
在数字系统中， 通常需要一定幅度和 宽度的矩形脉冲，获取脉冲信号的方法：
①利用脉冲振荡器直接产生； ②利用脉冲整形电路将非矩形脉冲变换 成符合要求的矩形脉冲。
实验内容
注意事项
实验目的 实验原理
现代电子技术实验
2、设计性实验 ：通过分析CD4098组成的延 时电路设计一个延时灯电路，可通过触摸按钮 打开指示灯，延时一定时间后使指示灯息灭， 并且延时时间在10秒内连续可调。记录观察结 果（延时时间？），提出改进方法。
实验内容 注意事项
实验电路板
现代电子技术实验
采用正脉冲触发
tW=1.1RC4 R=R7+RW3=(100--600)欧;
C4=4700P tW=(0.52—3.1)us
数字电路时钟脉冲设计
数字电路时钟脉冲设计数字电路时钟脉冲设计是现代电子技术中非常重要的一部分，它在各种数字设备和电子系统中起到同步和计时的关键作用。
本文将探讨数字电路时钟脉冲设计的基本原理和常见方法。
一、时钟脉冲的定义与作用时钟脉冲是指在电子系统中周期性产生的方波信号，用于同步各个数字元件的工作。
它以统一的时间间隔驱动数字电路中的各个部分，确保它们按照预定的时间序列进行操作。
时钟脉冲的频率以赫兹(Hz)为单位表示，常用的时钟频率有1MHz、10MHz、100MHz等。
时钟脉冲在数字电路中的作用不可忽视。
它提供了一种机制，使得数字信号能够在不同的电子元件之间同步传输，并确保数据的正确性和稳定性。
时钟信号还能够用于计时、频率分频、数据采样等操作，为数字设备的正常运行提供保障。
二、时钟脉冲设计的基本原理时钟脉冲的设计涉及到信号的周期、占空比以及稳定性等参数。
下面介绍几种常见的时钟脉冲设计方法。
1. 单稳态多谐波脉冲生成器单稳态多谐波脉冲生成器是一种常用的时钟脉冲设计方法。
它通过单谐波信号输入和触发信号控制，产生一个具有多个周期的单稳态输出脉冲。
这种设计方法能够满足不同数字电路的时序需求，具有很高的灵活性和可扩展性。
2. 预分频器预分频器是一种常见的时钟脉冲设计方式。
它通过将输入信号频率进行整数分频，从而得到所需的输出时钟频率。
预分频器常用于降低高频信号的频率，减少电路复杂度和功耗。
3. 锁相环锁相环是一种利用反馈控制原理的时钟脉冲设计方法。
它通过比较输入信号和本地参考信号的相位差，并通过调节输出信号的相位和频率，使两者保持同步。
锁相环广泛应用于时钟恢复、频率合成和时钟同步等领域，具有很高的精度和稳定性。
三、时钟脉冲设计的应用举例时钟脉冲设计在数字电路中有着广泛的应用。
以下是几个常见的应用举例。
1. 操作控制时钟脉冲用于控制数字设备各个操作的时序。
例如，CPU根据时钟脉冲的上升沿或下降沿进行指令的读取和执行，以确保操作的有序进行。
电子科技数字电路 脉冲延时
微分型单稳态触发器
(实验重点)
如图所示,负脉冲触发, C2和R5构成一个时间常数 很小的微分电路，它能将 较宽的矩形脉冲Vin，变 成较窄的尖峰触发脉冲V'。 R=(R6+R W2)和 C3 构成微 分定时电路。
现代电子技术实验
VTH
静止期：0~t1，输入端无信号触发，Vin为高， Va、Vb为低、Vc为高。G1开， G2关。电路处 于稳定状态。 工作期: (t2>t≥t1)， t=t1时：Vin↓， V’i↓， Va ↑， Vb↑， Vc↓。触发器发生一次翻转， 进入暂稳态， Va=VOH ， Vc=VOL 。 t2>t>t1时：电容C3充电，Vb下降，但仍高于 VTH，故Vc仍为低。电路处于暂稳态。 恢复期：t=t2时， Vb下降至VTH， G2关闭， Vc为高。C3电容放电，进入恢复期。 回到稳定
状态，Va=VOL， Vc=VOH。
VTH
t1 t2
工作波形图
现代电子技术实验
VTH
tW=(0.7--1.3)RC3=(0.32--3.6) X10 –6 S R=R6+RW2=(100--600)Ω; C3=4700P 单稳态触发器主要有4个参数： 输出脉冲宽度t w、输出脉冲幅度v m、恢复时间 t re和分辩时间td。 停留在暂稳态的时间即为输出脉冲宽度tw。
实验原理
实验内容Biblioteka 注意事项现代电子技术实验
2、设计性实验 ：通过分析CD4098组成的延 时电路设计一个延时灯电路，可通过触摸按钮 打开指示灯，延时一定时间后使指示灯息灭，
实验目的
并且延时时间在10秒内连续可调。记录观察结 果（延时时间？），提出改进方法。
实验原理
实验内容
电子科技大学,数字电路 脉冲延时共23页PPT
46、我们若已接受最坏的，就再没有什么损失。——卡耐基 47、书到用时方恨少、事非经过不知难。——陆游 48、书籍把我们引入最美好的社会，使我们认识各个时代的伟大智者。——史美尔斯 49、熟读唐诗三百首，不会作诗也会吟。——孙洙 50、谁和我一样用功，谁就会和我一样成功。——莫扎特
电子科技大学,数字电路 脉 冲延时
26、机遇对于有准备的头脑有特别的 亲和力 。 27、自信是人格的核心。
28、目标的坚定是性格中最必要的力 量泉源 之一， 也是成 功的利 器之一 。没有 它，天 才也会 在矛盾 无定的 迷径中 ，徒劳 无功。- -查士 德斐尔 爵士。 29、困难就是机遇。--温斯顿．丘吉 尔。 30、我奋斗，所以我快乐。--格林
电子科技大学,数字电路波形整形
反相器CD4069组成的施密特触发器 ** 组成的施密特触发器 反相器
** 以上施密特触发器的阈值电压可调吗?可调 以上施密特触发器的阈值电压可调吗?
正向阈值电压 负向阈值电压
R V + ≈ (1+ W1 )V H T T R4
RW1 V ≈ (1 )V H T T R4
VT-为 (0.225V~2.5V)
现代电子技术实验
触发器实现波形整形的研究
实验目的
实验原理
实验内容
注意事项
现代电子技术实验
一,实验目的
实验目的
1.掌握用集成门电路构成施密特触 . 发器基本方法. 发器基本方法.
实验原理
2.掌握集成施密特触发器在波形整 .
实验内容
形电路中的作用. 形电路中的作用.
注意事项
现代电子技术实验
二,实验原理
1,正确连接10V电源. ,正确连接 电源. 电源
实验目的
2,用双踪示波器观测施密特触发器阈值电压时, ,用双踪示波器观测施密特触发器阈值电压时, 使两个波形的地线重合可以便于观测数据. 使两个波形的地线重合可以便于观测数据. 3,测试电压时应注意衰减比例调整. ,测试电压时应注意衰减比例调整. 示波器探头调在X10挡,衰减比例调整为10:1 挡 衰减比例调整为 : 示波器探头调在 4,实验中出现无实验结果时,应先检查电源是否 ,实验中出现无实验结果时, 连接正确,再检查电路连接是否正确. 连接正确,再检查电路连接是否正确. 5,波形图应画在同一纵坐标下. ,波形图应画在同一纵坐标下.
实验原理
实验内容
注意事 项
现代电子技术实验
施密特触发器
实验目的
实验原理
实验内容
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
注意事项
5、波形图应画在同一纵坐标下。
现代电子技术实验
微分型单稳态触发器波形图
实验目的
实验原理
实验内容
注意事项
参考波形
现代电子技术实验
思考题
1、实验中CD4098集成单稳态触发器组成
图 3.2.7 的延时电路中，若使输出脉冲宽
度3ms，RX2应为多少？
现代电子技术实验
下次实验预习要求
1、熟悉555时基电路的工作原理。 2、了解定时器555的实际应用。
+TR
↑ ↑ 1 0 X
输出
RE
1 1 1 1 0
-TR
1 0 ↓ ↓ X
Q
Q
功能
上升沿 连续触发
Q Q
Q
触发沿无效 触发沿无效 下降沿 连续触发
Q
0
1
复位为初态
CD4098是一片双单稳态触发器，每个触发器均可单独设置为上 升沿触发或下降沿触发。当选择上升沿触发时，触发脉冲由＋TR端输 入，－TR端接正电源；选择下降沿触发时，触发脉冲由－TR端输入， ＋TR端接地。
微分型单稳态触发器
(实验重点)
如图所示,负脉冲触发, C2和R5构成一个时间常数 很小的微分电路，它能将 较宽的矩形脉冲Vin，变 成较窄的尖峰触发脉冲V'。 R=(R6+R W2)和 C3 构成微 分定时电路。
现代电子技术实验
VTH
静止期：0~t1，输入端无信号触发，Vin为高， Va、Vb为低、Vc为高。G1开， G2关。电路处 于稳定状态。 工作期: (t2>t≥t1)， t=t1时：Vin↓， V’i↓， Va ↑， Vb↑， Vc↓。触发器发生一次翻转， 进入暂稳态， Va=VOH ， Vc=VOL 。 t2>t>t1时：电容C3充电，Vb下降，但仍高于 VTH，故Vc仍为低。电路处于暂稳态。 恢复期：t=t2时， Vb下降至VTH， G2关闭， Vc为高。C3电容放电，进入恢复期。 回到稳定
工作波形图
现代电子技术实验
（2）集成单稳态触发器
集成单稳态触发器分为： 可重复触发型和不可重复触 发型两种。 1﹑不可重复触发：触发进 入暂稳态时，再加触发脉冲 无效。 2 ﹑可重复触发：触发进入 暂稳态时，再次触发有效， 输出脉冲可再维持一个脉宽。
现代电子技术实验
CD4098双单稳态触发器逻辑功能 输入
注意电源的连接
现代电子技术实验
四、注意事项
1、正用双踪示波器观测施密特触发器阈值电压时， 使两个波形的地线重合可以便于观测数据。 3、测试电压时应注意衰减比例调整。
实验原理
实验内容
示波器探头调在X10挡，衰减比例调整为10：1
4、实验中出现无实验结果时，应先检查电源是否 连接正确，再检查电路连接是否正确。
实验原理
实验内容
注意事项
现代电子技术实验
2、设计性实验 ：通过分析CD4098组成的延 时电路设计一个延时灯电路，可通过触摸按钮 打开指示灯，延时一定时间后使指示灯息灭，
实验目的
并且延时时间在10秒内连续可调。记录观察结 果（延时时间？），提出改进方法。
实验原理
实验内容
注意事项
现代电子技术实验
实验电路板
现代电子技术实验
三、实验内容
1、用与非门构成的微分型单稳态触发器，输入Vin接
20kHz TTL信号，改变RW2，用双踪示波器观测Vin
实验目的
和Vi，Va，Vb，Vc，Vout的波形变化情况（定量记录 电位器逆时针旋到底时Vin、 V b 、Vc、Vout的波形， 标出周期、幅度、脉宽tw及V TH ）。
现代电子技术实验
单稳态触发器的特点：
单稳态触发器只有一个稳定状态。这个稳定状态 不是“0”，就是“1”。
实验目的
①它有稳态和暂稳态两个不同的工作状态。
实验原理
②在触发脉冲的作用下，能从稳态翻转到暂稳态，
在暂稳态维持一段时间后，再自动返回稳态。 ③暂稳态维持时间的长短取决于单稳触发器电路 本身的参数，与触发脉冲无关。
现代电子技术实验
一、实验目的
实验目的
1．掌握用集成门电路单稳态触
发器的基本方法。
实验原理
实验内容
2．掌握集成单稳触发器在脉冲
延时电路中的作用。
注意事项
现代电子技术实验
二、实验原理
在数字系统中， 通常需要一定幅度和
实验目的
宽度的矩形脉冲，获取脉冲信号的方法：
①利用脉冲振荡器直接产生；
实验原理
②利用脉冲整形电路将非矩形脉冲变换
t1 t2 微分型单稳态触发器波形图
VTH
现代电子技术实验
四2输入与 非门
实验目的
VDD 14
13
12
11
10
9
8
实验原理
& & &
&
实验内容
注意事 项
1
2
3
4
5
6
7 VSS
74LS00引脚图
现代电子技术实验
积分型单稳触发器
VTH
采用正脉冲触发
tW=1.1RC4 R=R7+RW3=(100--600)欧; C4=4700P tW=(0.52—3.1)us 注意：该电路输入脉冲宽 度应大于输出脉冲宽度。
现代电子技术实验
CD4098实现脉冲延时的原理图
i
（1）
（2）
该电路中 第一个单稳态触发器设为上升沿触发， 第二个单稳态触发器设为 下降沿触发。Q2送到三极管放大驱动指示灯工作 ，Q2为高电平时指示灯亮。
TWI=K CX1 RX1 ， 从触发信号(Ui)有效，到灯亮的时间； TW2=K CX2 RX2 ， 灯亮了多长时间。
状态，Va=VOL， Vc=VOH。
VTH
t1 t2
工作波形图
现代电子技术实验
VTH
tW=(0.7--1.3)RC3=(0.32--3.6) X10 –6 S R=R6+RW2=(100--600)Ω; C3=4700P 单稳态触发器主要有4个参数： 输出脉冲宽度t w、输出脉冲幅度v m、恢复时间 t re和分辩时间td。 停留在暂稳态的时间即为输出脉冲宽度tw。
实验内容
注意事 项
现代电子技术实验
单稳态触发器的应用
① 脉冲整形
把不规则的波形转换成宽 度、幅度都相等的波形。
③ 定时输出
与门打开的时间是单稳 输出脉冲UO的宽度TW。
② 输出脉冲延时
把输入信号延迟一定时间后 输出。
现代电子技术实验
（1）用与非门组成的单稳态触发器
利用与非门做开关，依靠定时元件RC的充放电来控 制与非门的开启和关闭。
实验内容
成符合要求的矩形脉冲。
注意事 项
现代电子技术实验
单稳态触发器
单稳态触发器是另一种脉冲整形电路，
实验目的
需要外接电阻和电容，利用RC电路的 充放电过程来决定暂稳态持续时间的长
实验原理
短。多用于脉冲波形的整形、延时和定
实验内容
时。脉冲宽度tW和恢复时间tre是单稳 态触发器的主要参数。
注意事 项
预习报告内容:教材实验任务中思考题