第5章组合逻辑电路

A3 > B3 A3 < B3 A>B A<B A2 > B2 A2 < B2 A2 = B2 A>B A<B A1 > B1 A1 < B1 A1 = B1 A>B A<B A0 > B0 A0 < B0 A>B A<B
A3 = B3
A0 = B0
A=B
集成4位数值比较器
VCC A3 16 15 B2 14 A2 13 A1 B1 A0 10 B0 9 VDD A3 16 15 B3 A>BA<B B0 14 13
A=A3A2A1A0，B=B3B2B1B0：比较数值输入端。 A>B A=B A<B：比较结果输出端（高电平有效）。
A’>B’ A’=B’ A’<B’：扩展输入端，级联时低位向 高位的进位位。若A=B时，要由这三位输入来决定 比较结果。
4位数值比较器真值表
比 较 A3 B3 A2 B2 A3>B3 × A3<B3 × A3=B3 A2>B2 A3=B3 A2<B2 A3=B3 A2=B2 A3=B3 A2=B2 A3=B3 A2=B2 A3=B3 A2=B2 A3=B3 A2=B2 A3=B3 A2=B2 A3=B3 A2=B2 输 入 级 联 输 入 A1 B1 A0 B0 A'>B' A'<B' A'=B' × × × × × × × × × × × × × × × × × × × × A1>B1 × × × × A1<B1 × × × × A1=B1 A0>B0 × × × A1=B1 A0<B0 × × × A1=B1 A0=B0 1 0 0 A1=B1 A0=B0 0 1 0 A1=B1 A0=B0 0 0 1 输 出 A>B A<B A=B
A A Y2
Y2 A A 1
(b)
干扰信号
5.4 全加器和数值比较器
1.一位加法器 (1)半加器：不考虑低位进位 将两个一位二进制数A和B相加。 和 S AB AB A B
半加器真值表
向高位的进位 A B
CO AB
=1 & S A B
A 0 0 1 1
B 0 1 0 1
2.多位加法器：两个多位二进制数相加。 ①串行进位加法器（模仿手工计算方式） 首先求最低位的和，并将进位向高位传递，由低 向高逐次求各位的全加和，并依次将进位向高位传递， 直至最高位。每一位的相加结果都必须等到低一位进 位产生以后才能建立，传输延迟时间长（最差需要经 过4个全加器的延迟时间）。 4位串行进位加法器
输出量 输入变量： 1～3号生产线以A、B、C表示 生产线开工为1，停工为0； 输出变量： 1～2号发电机以Y1、Y2表示， 发电机启动为1，关机为0；
输入 输出 A B C Y1 Y2 0 0 0 0 0 1 0 0 1 0 0 0 1 0 1 1 0 1 1 1 0 1 0 0 1 1 1 0 1 0 1 1 1 0 0 1 1 1 1 1
解：低位芯片的高位进位输出端接高位芯片 的低位进位输入端。 低位 高位
5.4.2、数据比较器（Comparator） 用来将两个同样位数的二进制数A、B进行比较， 并能判别其大小关系的逻辑器件，叫做数值比较器。 1.一位数值比较器 ①A>B(A=1,B=0)则 ②A=B(A=B=0,A=B=1则 ③A<B(A=0,B=1)则 输出函数式
A0 B0 A1 B1 A2 B2 A3 B3
CI
A ∑
B
CI
A ∑
B
CI
A ∑
B
CI
A ∑
B
CO
CO
CO
CO COS0Βιβλιοθήκη S1S2S3
4位超前进位加法器 74LS283的逻辑图
只需经过三级门电 路的延迟时间，等价于1 位全加器的时间延迟。
例：试用两片4位超前进位加法器74LS283构成 一个8位加法器。
2、 化简和变换逻辑表达式； 3、 列出真值表；
4、 根据真值表或逻辑表达式，分析其功能。
三、组合逻辑电路的分析举例
例1 分析如图所示逻辑电路的功能。
A B
=1
Z =1 L
C 1.根据逻辑图写出输出函数的逻辑表达式 解：
L Z C ( A B) C A B C
2. 列写真值表。 3. 确定逻辑功能：
多数输入变量为0，输出F为0。
该电路称为表决电路。
5.2 组合逻辑电路的设计
一、组合逻辑电路的设计：根据实际逻辑问题，求出所要求逻辑 功能的最简单逻辑电路。 二、组合逻辑电路的设计步骤 1、逻辑抽象：根据实际逻辑问题的因果关系确定输入、 输出变量，并定义逻辑状态的含义； 2、根据逻辑描述列出真值表； 3、由真值表写出逻辑表达式; 4、根据器件的类型,简化和变换逻辑表达式
功能:当A、B取值相同时， 输出为1——同或电路。
B
F
例4：试分析图示电路的逻辑功能 （1）逻辑表达式
F AB BC AC AB BC AC
AB
BC
AC
（2）真值表 （3）分析描述逻辑功能
多数输入变量为1，输出F为1；
真值表
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
B 0 1 0 1 0 1 0 1
S CO CI ( AB AB) CI ( AB AB) （ 0 0 CI A B） CI ( A B) 1 0 A B CI 全加和 1 0 0 1 CO CI AB CI AB CI A B CI AB 1 0 AB CI ( AB AB ) 0 1 AB CI ( A B ) 0 1 向高位的进位 1 1
输入变量的取值中有奇数 个1时，L为1，否则L为0, 电路具有奇校验功能。
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
C Z 0 1 0 1 0 1 0 1
A B L (A B C) 0 0 0 1 1 1 1 0 1 1 1 0 0 0 0 1
例2 试分析下图所示组合逻辑电路的逻辑功能。 解：1、根据逻辑电路写出各输出端的逻辑表达式，并进行化 简和变换。
L AB
1
L AB AB L3 AB 输入
2
真值表 输出 L1 L2 L3
A B
0 0 1 1
0 1 0 1
0 0 1 0
1 0 0 1
0 1 0 0
L AB L AB AB
1
2
L AB
3
符号
A>B A=B A<B
逻辑图 A
B
2.多位数值比较器 比较两个多位数A和B，需从高向低逐位比较。 如两个4位二进制数A3A2A1A0和B3B2B1B0进行比较：
（简称组合电路）
2、时序逻辑电路：有记忆功能
电路任意时刻的输出信号不仅取决于该时刻的输入 信号，而且与电路原来的状态有关。
（简称时序电路）
5.1 组合逻辑电路分析
一. 组合逻辑电路分析 已知：逻辑电路，待求：逻辑功能。 二. 组合逻辑电路的分析步骤： 1、 逐级写出各输出端的逻辑表达式； 注意：并非每 个步骤都是必 须的，有时可 以省略！
Y AB A B AB AB
Z AC A C AC A C
1 1 1 1 0 0
3、确定电路逻辑功能 这个电路逻辑功能是对输入 的二进制码求反码。最高位为 符号位，0表示正数，1表示负 数，正数的反码与原码相同； 负数的数值部分是在原码的基 础上逐位求反。 A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1
Y2 C AB
5.3 组合电路中的竞争冒险
在组合电路中，当输入信号的状态改变时，输出端可能会出 现不正常的干扰信号，使电路产生错误的输出，这种现象称 为竞争冒险。 产生竞争冒险的原因：主要是门电路的延迟时间产生的。
A 1 (a) A A Y1 (b) & Y1 A 1 (a) ≥1 Y2
Y1 AA 0
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 Y 0 0 0 0 0 1 1 1
② 逻辑表达式
Y ABC ABC ABC
逻辑真值表
输入 输出 A B C Y 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1
②逻辑函数式
Y1 ABC ABC ABC ABC
Y2 ABC ABC ABC ABC ABC
③卡诺图化简
Y1
BC A 00 01 0
1 1
Y2 11 1 1 10 1
BC A 00 01 1 0
1
11 1 1
10
1
1
Y 与或式： 1 AB BC ABC
Y ABC ABC ABC
②卡诺图化简
Y BC A 00 0 1 01 11 1 10 1
1
Y AB AC AB AC AB AC
A & & & Y
③逻辑电路图
B A C
例2：某工厂有三条生产线，耗电分别为1号线10kW，2号 线20kW，3号线30kW，生产线由两台发电机提供，其中1号 机20kW，2号机40kW。试设计一个供电控制电路，根据生 产线的开工情况启动发电机，使电力负荷达到最佳配置。 真值表 解：①根据要求设定输入、