微处理器中中断电路的高层设计

图$ 置位控制 &’() 的触发时刻
置位控制 &’() 的优先级与触发时刻用于解决 出现多个中断时，微处理器如何优先处理哪一个中 断的设计问题。 !" + 清零控制 $,-’./ 的优先级与触发时刻 清零控制 &78(9: 的优先级是个设计难点。清零 控制 &78(9: 的优先级次序与置位控制 &’() 的优先级 次序是不同的。例如，当执行可屏蔽中断引起的中 断执行周期中，出现了不可屏蔽中断请求，即中断 嵌套，如按置位控制 &’() 的优先级次序清除中断标 识信号 &,-(.)， 将误删除不可屏蔽中断， 出现可屏蔽 中断嵌套的错误现象。该现象还出现在软件中断指 令执行过程中出现不可屏蔽中断请求的中断嵌套 过程中。 清零控制 &78(9: 的优先级也是固定的，按优先 级从高到低的次序分别是上电复位、软件中断指 令 > 可屏蔽中断、 不可屏蔽中断。中断屏蔽标志位 1 的设计，杜绝了软件中断指令与可屏蔽中断之间的 嵌套， 在清零控制 &78(9: 的优先级次序中， 软件中断 指令与可屏蔽中断的优先级是平级的。 如图 $ 所示，置位控制 &’() 的触发时刻是分散 的； 然而清零控制 &78(9: 的触发时刻却是固定的。 触 发时间过早，微处理器将不能识别尚未执行完的中 断执行步骤是由哪个中断引起的；触发时间过迟， 将会连续触发中断执行周期。中断电路设计中，在 中断执行周期的第 6 个执行步骤产生清零控制 在中断执行周期的第 ? 个执行步骤清除中断 &78(9:， 标识信号 &,-(.)。 清零控制 &78(9: 的优先级与触发时刻用于解决 微处理器如何处理中断嵌套的设计问题。 + 部分控制信号的 0’/1-23 456 程序实现 中断执行周期复用、寄存器模型设计中断标识
% # & 采用状态机实现方式。该实现方式通过状 态空间定义不同中断的执行步骤，通过状态机不同 状态的输出控制信号协调微处理器内部功能电路 实现特定中断的数据流与控制流功能。 % ! & 采用内部定义指令实现方式。以八位微处 理器为例，微处理器的指令集并没有覆盖全部的 !() 个操作码。该实现方式将没有被指令集覆盖的 若干操作码标识为不同中断，通过对相应操作码执 行步骤的定义来处理不同中断的执行周期。 % ’ & 采用本文所介绍的中断执行周期复用实现 方式，即将多个中断以及上电复位的执行过程统一 采用软件中断指令 +,- 的执行步骤。 中断执行周期 复用方式用于解决微处理器如何处理中断执行周 期的设计问题，该实现方式具有节约状态空间或指 令、 控制逻辑简单等优点。 表 # 以八位复杂指令集微处理器软核 DEF G 给出了可屏蔽中断、 软件中断指令、 "HA"# 为载体， 不可屏蔽中断，以及上电复位的执行步骤以及各个 执行步骤关于地址与数据的执行内容。
了关键控制信号的 :()3/-; <=> 程序实现。该实现方法可以作为一个功能部件直接在微处理器设计中加以运 用； 中断标识信号的优先级与触发时刻的考虑对更复杂中断电路的设计也具有很好的借鉴意义。 关键词： 微处理器， 中断电路， 执行周期复用， :()3/-; <=>
!
引言
当前指令之后，暂停主程序而进入可屏蔽中断执行 周期。可屏蔽中断执行周期中，微处理器将执行以 下操作： 并保存与微处理 ! 暂停当前正在执行的程序， 器当前操作相关的数据，它们依次是程序计数器的 高八位字节、程序计数器的低八位字节、将标志寄 存器的中断禁止标志位 % 置 ! 并保存； ! 将程序计数器设置为中断处理进程的起始 地址，微处理器从 !A O 2PPP( 存储单元取出低八位地 址、 从 !A O 2PPPP 存储单元取出高八位字节。中断禁止 标志位 % 置 ! 用于禁止微处理器再响应其它 % E F 设 备以电平触发方式提出的 %HI 请求，避免可屏蔽 中断的连续触发。 它是由指令 B O 2## 引 对于软件中断指令 JHK， 起的。在中断允许响应的情况下，当软件中断指令 JHK 与可屏蔽中断 %HI 同时出现时，微处理器优 先响应来自微处理器外部的 %HI 请求；在软件中 断指令 JHK 的中断服务程序执行过程中， 微处理器 将不响应 %HI 请求。与可屏蔽中断执行周期相比， JHK 中断响应与 %HI 中断响应的区别在于以下两 个方面： ! JHK 中断响应是将 JHK 指令所在地址码加 " 送入堆栈中保存； ! JHK 中断响应不仅对标志寄存器的中断禁 止标志位 % 置 !，而且还对标志寄存器的 JHK 指令 标志位 J 置 !。 软件中断指令 JHK 与可屏蔽中断的 中断向量地址相同，中断服务程序通过查询 J 标志 位对这两种中断进行识别。 对 于 不 可 屏 蔽 中 断 L,% ， 微 处 理 器 对 引 脚 L,% 上的负跳沿进行响应。 L,% 请求一经提出， 微处理器在执行完当前指令之后必须响应，不能禁 止。 L,% 中断请求级别要比 %HI 、软件中断指令
"##$ 年第 % 期 !" #
微电子学与计算机
!
寄存器模型设计中断标识信号 $%&’() 在复用的中断执行周期中，为区分不同的中断
操作，中断电路需要设计中断标识信号 *’+&,-(.)、 /01&,-(.)、 1*2&,-(.) 与 3*4&,-(.) 来分别标识上 电复位、不可屏蔽中断、可屏蔽中断与软件中断指 令。中断标识信号 &,-(.) 具有以下特点： （$）中断标识信号的持续时间将覆盖中断执行 周期的第 $ 5 6 个执行步骤； （"）中断标识信号将强迫微处理器暂停当前程 序而进入中断执行周期，为避免连续触发中断执行 周期，该标识信号必须在中断执行周期结束前给予 清除。 针对中断标识信号 &,-(.) 的上述两个特点，采 用带有置位控制 &’() 与清零控制 &78(9: 的寄存器模 型为设计中断标识信号 &,-(.) 很好的解决方案。 寄存器模型设计中断标识信号 &,-(.) 用于解 决微处理器如何识别哪一个中断的设计问题。在此 基础上，中断电路设计的难点将转移到置位控制 &’() 与清零控制 &78(9: 的设计上。 !" ! 置位控制 $*’) 的优先级与触发时刻 中断标识信号 &,-(.) 的置位控制 &’() 的优先 级是固定的，按优先级从高到低的次序分别是上电 复位、不可屏蔽中断、可屏蔽中断与软件中断指 令。该优先级次序对于出现单个中断或多个中断请 求普遍适用。 置位控制 &’() 的触发时刻是个设计难点。对于 上电复位，低电平 *’+ 立即产生上电复位的置位 控制 *’+&’()， 在时钟同步下， 立即置位 *’+&,-(.)； 上电复位后， 对于不可屏蔽中断，/01 的下跳沿产 生不可屏蔽中断的置位控制 /01&’()，在时钟同步 下， 立即置位 /01&,-(.)； 对于可屏蔽中断， 当允许 中断且没有同时出现不可屏蔽中断情况下，低电平 1*2 在当前指令执行完时刻才产生可屏蔽中断的 置 位 控 制 1*2&’()， 然 后 在 时 钟 同 步 下 置 位 1*2&,-(.)；对于软件中断指令，在进入中断执行周 期， 当判断不是 *’+&,-(.)、 /01&(-(.)、 1*2&,-(.) 的 情况下， 才产生软件中断指令的置位控制 3*4&’()， 然后在时钟同步下置位 3*4&,-(.)。 图 $ 以当前指令与下一条指令（即复用的中断 执行周期所对应的指令， 指令编码为 ; < =## ） 为时间 参考点， 给出了不可屏蔽中断、 可屏蔽中断、 软件中 断指令的置位控制 &’() 的触发时刻示意图。
表# 执行步骤 # ! ’ $ ( ) * 中断执行步骤与执行内容 执行内容 当前地址保持不变 中断禁止标志位 ! 置# 输出堆栈地址 % # & 程序计数器高八位压栈 输出堆栈地址 % ! & 程序计数器低八位压栈 输出堆栈地址 % ’ & 标志寄存器压栈 输出向量地址 % # & 读取新地址低八位 输出向量地址 % ! & 读取新地址高八位 输出新地址 读取新地址对应的指令
"##! 年第 $ 期
微电子学与计算机
!
微处理器中中断电路的高层设计
%&’())*+’ ,-.*/( 0)123’(1’*)( 3& ,45 合肥工业大学微电子设计研究所 胡永华 高明伦 王锐
摘
6 合肥 "7###8 9
要： 文章介绍了一种采用中断执行周期复用、 寄存器模型设计中断标识信号的中断电路实现方法， 并给出
微处理器包括核心指令译码电路、一组存储器 （% E F ） 模块和一组输入 E 输出 模块。当 % E F 模块处 于操作进行时，% E F 模块中断机制的使用使微处理 器可以忙于执行其它指令，取消微处理器对端口的 不必要等待时间，从而大大提高了微处理器的执行 效率。 微处理器设计中，控制信号的设计是最复杂 的；控制信号的设计中，中断电路的设计又是其最 困难的部分。针对中断电路设计这一关键技术，本 文以合肥工业大学微电子设计研究所开发的八位 复杂指令集微处理器软核 <G= @ #B4#! 为载体， 在 介绍可屏蔽中断 %HI 、 软件中断指令 JHK、 不可屏 蔽中断 L,% ，以及上电复位 HMN 的执行周期与中 断嵌套等概念基础上，循序渐进地介绍了一种采用 中断执行周期复用、寄存器模型设计中断标识信号 的中断电路实现方法，并给出了关键控制信号的 该实现方法可以作为一个功 :()3/-; <=> 程序实现。 能部件直接在微处理器设计中加以运用；中断标识 信号的优先级与触发时刻的考虑对更复杂中断电 路的设计也具有很好的借鉴意义。 " 中断执行周期与中断嵌套 八位复杂 指令集微处 理器软核 <G= @ #B4#! 的中断源包括可屏蔽中断 %HI 、 软件中断指令 JHK （指令编码为 B O 2##） 和不可屏蔽中断 L,% 。 对于可 屏蔽中断 %HI ，微处理器对引脚 %HI 上的低电平 进行响应。当中断允许响应时， 微处理器在执行完