卡诺图在基于literal运算多值NDR电路中的应用

第38卷第2期2018年3月杭州电子科技大学学报（自然科学版"Journal of Hangzhou Dianzi University(Natural Sciences)D O I ：10. 13954/j. cnki. hdu. 2018. 02. 002卡诺图在基于literal 运算多值NDE 电路中的应用林弥，吕伟锋，张海鹏，潘文剑(杭州电子科技大学电子信息学院，浙江杭州310018)摘要：介绍了传统二值数字电路设计工具 卡诺图在基于i e r n l 运算的多值微分负阻N D R 特性电路中的应用，提出了卡诺图不仅可以应用于基本的多值逻辑运算单元，也能用于多值存储电路的设计。

利用多值逻辑电路以及literal 运算的性质，结合已设计的运算逻辑单元，简便地实现了三值符合运算，为基于liternl 运算的电路提供了一种新的设计方法和思路，同时还能应用于其他N D R 多值电路的设计中。

关键词：卡诺图；多值逻辑（item l 运算；符合运算；触发器电路中图分类号：TN402 文献标志码：A 文章编号！001-9146(2018)02-0006-04!引言近年来出现了越来越多性能优良的微分负阻(Negative Differential Resistance ，N D R )器件，其中最 热门的是共振隧穿二极管（ResonantTunneling Diode ，R T D )。

R T D 在工作频率和特征尺寸方面具有 极大的优势，在未来极有可能取代现有高速器件[1]。

R T D 的高集成度能减少连线和电路节点，高速的 优点能大大提高整个系统的性能，自锁的特点不仅可以节省器件数和芯片面积，还能进一步降低功耗和 连线带来的各种寄生效应。

若能将微分负阻器件和多值逻辑（Multiple -v a l n e d L o g i c M V L )结合起来， 利用微分负阻器件特有的双稳和自锁等特性，可以稳定地实现多个负阻区域，在设计电路时具有超高 频、超高速、低功耗等特点，非常适合设计多值逻辑电路，在多值逻辑领域有非常广阔的应用前景[3]。

M V L 在实现同等功能的条件下，可以有效减小集成电路芯片面积与引脚，减少系统间的连线，传输更 多的数据，提高系统的工作速度，携带更多的信息量，降低电路的复杂程度，因此多值逻辑在未来集成电 路发展中得到越来越多的重视[47]。

基于T T L 、C M O S 等技术的多值逻辑研究已经取得了较完善的成 果[811]，有多值P O S T 格代数、多值模代数、通用T 算子代数和通用U 算子代数等代数系统。

然而，共 振隧穿器件因其复杂的微分负阻特性和量子效应，并没有系统及完善的电路设计理论和方法，也没有描 述共振隧穿电路的代数系统，对于多值N D R 电路的研究更是少之又少。

为此，本文讨论了传统卡诺图 在多值N D R 电路中的应用，以基于文字literal 运算的三值逻R T D 的电路符号及N D R 特性如图1所示。

具有2个正阻 抗区（原点到V p 及大于R 的区域）和1个负阻抗区（V p 和R 之间的区域）。

R T D 的2个正阻抗区是稳定的工作区域，而负辑电路为例，利用多值逻辑和literal 运算的性质，结合已有的运算逻辑单元，对数学表达式进行化简并灵活地运用到电路结构的实现中，为多值N D R 电路提供了一种新的设计方法和思路。

V p K图1 R T D 的电路符号及其I -V 特性曲线收稿日期！017-05-22基金项目：国家自然科学基金资助项目（61302009,61571171)作者简介:林弥（1978 —)，女，副教授，研究方向：数字集成电路设计和多值逻辑理论。

E -m allm rrn @h 。

第2期林弥，等：卡诺图在基于literal 运算多值N D R 电路中的应用7阻区是不稳定的工作区域，根据该特性可以将R T D 应用于数字电路的设计中。

本文以三值逻辑为例， 研究传统卡诺图 N D R 特性电路中的应用。

数系统中有一个 的运算 ：字运算（literal )，该运算和 与运算、三值或运算构成了集，其 如下[12] #(1)10 x 0i 三值代数系统中一些常用的基本运算性质如下#2 • x = x0 • x = 02 \x = 20 + x = x'x ' • Jx J =00x 0+1x 1+2x 2=2式（1 一4)中，x '.和々分别表示三值代数系统中的三值变量，“ •”表示与运算，“ + ”表示或运算。

在之前的研究工作中，首次提出并实现了 N D R 特性的literal 运算结构[1!]，liteml 运算单元可以作为 N D R 电路的 核心，用于实 种 元电路。

本文将 以上性质，结合卡诺图，利用literal 运算实 N D R 电 。

2卡诺图在基于L itera l 运算多值N D R 电路中的应用(2 ) (3)卡诺图是逻辑函数的一种图形表示，从图形上可以直观地找出相邻最小项并进行合并化简，卡诺图 和 表 数字电路中最 的 工具。

电路中，卡诺图也能用于电 。

2.1卡诺图在多值基本逻辑运算单元中的应用三值代数中，符合运算的定义如下[12] #2 A = B A @B ={ a (){ A 0B根据 ，画出 合运算的卡诺图，如图2所示。

圈出所有“2”的值，由文字运算的 ，可以写出 合运算化简后的数学表达式#A ©B = °A0 °B ° + A 1 B 1 \A 2 2B 2 (6)由式（6)可知，符合运算分解成3 的或运算，而每部分的或运算都由2个literal 运算相与构成。

将式（6)进 ，得：A©B = A 0 °B ° + A 1 B 1 \A 2 B 2 = A 0 °B ° + A 1 B 1 • A 2 2B 2 (7)0x 0和2x 2的逻辑运算与二值逻辑中的跟随及取反运算逻辑非常相似，因此可以考虑用单稳双稳转 换逻辑单元（Monostable-BistableTransition LogicElement ，M O B I L E )来表示[14]，只要合理地设置器 件参数，根据式（4)就能得到文字literal 运算信号V 的产生电路，构如图3所示。

杭州电子科技大学学报（自然科学版"2018 年式（7)中，符合运算是由与非、非、或、literal 运算构成，这几种 运算单元电路都已实现[15]，| 统的数字电路一样， 运算单元根据运算表达式组合 ，就能方便地设计出 l e a l 文字运算的 合运算电路结构，如图4所示。

2.2卡诺图在多值NDR 触发器电路中的应用文献[16]中设计了 1个带有预先置位复位功能的三值N D R J K ， 能同样可以用卡诺图进 。

文字literal 运算简化模型如图5所示。

图5所示的三轨输入R T D Literal 文字简化电路模型中，当输入信号为12D [#2 〇Q 〇\ *0 K 1+1J 1 K 2+2/2 °K 0)1Q 1<L *d = 1J 1°Q °+1K 1 2Q 2(8)图4 符合运算电路结构L °d [ (*° K 2 十!*1 K ° 十*1K 1。

丄 \K 2 Q 2 电路功能 成了具有三轨输出结构的 J K 。

若要使图5电路具有预置功能，需在输入端插入预置信号。

定义S 和只分别表示置位复位控制信号，其逻辑功能如表1所示，L 、和S 以及只之间的卡诺图如图6所示。

L wL wL q d RTD Literal 2g 2°〇°图5 文字literal 运算简化模型表1 预置信号逻辑功能s RL 2D L 1D L ° D Q 00L 2D L 1D L ° D Q 02220020022*******L D 表示具有预置功能的输入信号，而L d 即为式！）中的等式。

分别圈出图6中L d 和2的值，再 进行化简，得到具有 能 N D R J K 输入端的数学表 #(L#d =L 2d °S00R °+2R 2，< l 1d =L 1D °S q L ° +8。

L 2 +82 L °，(9)1/〇d =L °d °S °°R °\2S 2.实际上，在文献[13]中，多值R T D D 触发器的仿真结果也验证了运用卡诺图进行设计的可行性。

再将式（9)进 理，用与非和或非运算表示，第2期林弥，等：卡诺图在基于literal运算多值N D R电路中的应用9+D==l2D°s00r°+2r2=：(L2d\s r+7==l1d°s°°r°+0s0r2\2s2°r°=l1D+0s00r0+0s0r2 • 2s2r+D--=l od0s00r0+2s2=(L〇d\s r这样，就能简单地利用R T D N A N D，N O R以及M O B I L E反相器搭建出该三轨三值具有预置功能 J K触发器的电路结构。

3结束语虽然基于C M O S，T T L等器件的多值逻辑电路技术已经非常成熟，针对N D R特性的多值电路研 究还处于起步状态，是在多值领域中的一种新探索。

本文将卡诺图和文字literal运算相结合，应用于多 值N D R逻辑运算单元和触发器电路的设计中，使电路结构具有灵活性和多样化，为多值N D R电路的 设计提供了一种新思路，设计过程与二值数字电路相类似，简单方便，且易于实现。

在今后的研究中，可以将卡诺图进一步拓展，综合R T D的开关状态、多值输人信号、多值输出信号以及多阈值，将二维卡诺 图扩展到三维结构，将电路的设计任务归结为求取逻辑函数的最简表达式，并对最简性进行证明。

对多 值N D R电路设计方法的研究，不仅可以用于各种新型多值数字逻辑功能电路的设计，还能应用于忆阻 器Memristor等当前热门的研究方向中，是未来数字逻辑电路的发展方向之一。

参考文献[1] OJHA A K. Nano-electronics and nano-computing：status，prospects，and challen ges[C]//R egion5Conference：Annual Technical and Leadership W orkshop，2004. IEEE,2004 ：85-91.[2] LEE J，YANG K. Implementation of a 4 21multiplexing quantum-effect IC based on RTD circuit to p o lo g y[C]//Nanotechnology (IE E E-N A N O),2010 10th IEEE Conference on. IEEE, 2010:211-213.[3] YAO M Q，YAN G K，XU C，et al. Function synthesis algorithm of RTD-Based universal threshold logic gate[J].Journal of Applied Mathematics，2015,2015(3) ：1-7.[4] GAUDET V. A survey and tutorial on contemporary aspects of m ultiple-valued logic and icircuits[J]. IEEE Journal on Emerging and Selected Topics in Circuits and Systems，2016，6(1) : 5-12.[5] WU H X，Z H O N G S N，CAI Q L，et al. Design of quaternary logic circuits based onmProceedings of the 2011 International Conference on Electrical，Information Engineering and Mechatronics.Heidelberg：Springer Verlag，2012:479-488.[6] GAUDET V，BUTLER J T， WILLE R，et al. Guest editorial emerging topics in multiple-valued logic and itsapplications[J]. IEEE Journal on Emerging and Selected Topics in Circuits and Systems，2016,6(1) ： 1-4.[7] H O M M A N，SAITO K，AOKI T. Formal design of multiple-valued arithmetic algorithms over galois fields and itsapplication to cryptographic p roce sso r[C]// Proceedings of IEEE 42nd International Symposium on Multiple-Valued Logic. Piscataway：IEEE，2012:110-115.[8] ROMERO M E，M ARTINS E M，DOS SANTOS R R，et a l. Universal set of CMOS gates for the synthesis ofmultiple valued logic digital circuits[J]. IEEE Transactions on Circuits and Systems I：Regular Papers, 2014,61(3)：736-749'[9] GAN K J，LU J J，YEH W K，et al. Multiple-valued logic design based on the mEngineering Science and Technology An International Journal，2016,19(2) ：888-893.[10] M OAIYERI M H，MIRZAEE R F，DOOSTAREGAN A，et al. A universal method for designing low-powercarbon nanotube FET-based multiple-valued logic circuits[J]. IET Computers and Digital Techniques，2013,7(4)：167-181.[11] K H ASANVIS S，R A H M A N M，M ORITZ C A. Heterogeneous graphene-CMOS ternary content addressablememory[J]. Journal of Parallel and Distributed Computing，2014,74(6) ：2497-2503.[2]吴训威.多值逻辑电路设计原理[M].杭州：杭州大学出版社，1994:233-261.(下转第29页）第2期孟雨，等:一种新型石墨烯条带隧穿场效应管296(9)：4813-1.[11] FIORI G，IANNACCONE G，KLIMECK G. A Three-Dimensional Simulation Study of the Performance of CarbonNanotube Field-Effect Transistors With Doped Reservoirs and Realistic Geometry [ J ]. IEEE Electron Devices，2005,53(8)： 1782-1788.[12] GHOREISHI S S，SAGHAFI K，YOUSEFI R，et al. Graphene nanoribbon tunnel field effect transistor withlightly doped drain: Numerical sim ulations)]. Superlattices and Microstructures，2014,75:245-256.[13] LIU X，HU H，W AN G B，et al. Study of novel junctionless Ge n-Tunneling Field-Effect Transistors with lightlydoped drain (LDD) r e g io n)]. Superlattices and Microstructures，2017,102:7-16.[14]王伟，岳工舒，杨晓，et al. Quantum simulation study of double gate hetero gate dielectric and LDD doping graphenenanoribbon p-i-n tunneling FE Ts[J]. Journal of Semiconductors，2014，35(6) :064006.A Novel Graphene Nanoribbon T FETM E N G Y u，W A N G Jing，W A N G G aofeng{School o f Electronic Information，H angzhou Dianzi University，H angzhou Zhejiang 310018，China) Abstract；Based on the P---N structure of tunnel field-effect transistor(T F E T)，a heavy doped region whose doped property i s contrary to the source’s i s inserted b etween the sourc heavy doped region increases the change from the source to channel and improves the on-current(I〇N). The physical parameters are calculated such as on-current and subthreshold swing(SS)of the graphene P N I N-T F E T by the software named N a n o T C A D V i D E S in this ing the s designing the drains whose doping concentrations change gradiently can improve the properties of T F E T.The on-current increases from4.15 X10—7A to2.32 X10—6A，the off-current reduces from4.1X10—11A to2.3X10-17A，the subthreshold swing reduces from49.23 mV/dec to 26.15 mV/dec by optimizing.Key words：tunneling field-effect transistor；P N I N-T F E T；graphene；on-current;of-current; subthreshold swing(上接第9页）[13] LIN M，LV W F，SUN L L. Design of ternary D flip-flop with pre-set and pre-reset functions based on resonanttunneling diode literal circuit[J]. Journal of Zhejiang University Science C，2011,12(6) ：507-514.[14] UEM URA T，BABA T. Demonstrationof anovelm ultiple-valued T-gateusing multiple-junctionsurface tunneltransistors and its a pplication to three-valued data flip-flop[C]//P roceedin gs of The International Symposium on Multiple-ValuedLogic. Los Alamitos：IEEE，2000:305-310.[5]林弥，孙浙永，沈继忠.基于R T D的与非门和或非门设计[J].科技通报，2004，20(5)434-437.[16] LIN M, ZH ANG H P,L V W F. An improved ternary three-rail JK flip-flop design[C] //Proceeding of 2016 IEEEInternational Conference on Integrated Circuits and Microsystems. Piscataway ：IEEE，2016:91-94.The Application of Karnaugh Map in the Multiple-valuedNDR Circuits Based on Literal OperationL I N M i，L U W e i f e n g，Z H A N G H a i p e n g，P A N Wenjian (SchoolofElectronicsand Information，HangzhouDianzi University，HangzhouZhejiang 310018，China) Abstract:This paper introduces the applications of traditional binary digital circuit design toolKar-naugh m a p in themultiple-valued differential negative resistance(N D R)circuit based on the l i teral op­eration.Karnaugh m a p c an be appliednot only to the basic multiple-valued logic operationunits but also to the design of multiple-valued m e m o r y circuits.Based on the properties of m circuits as well as l i teral operation，combined with the designed logic units，i t’s convenient to realize the three-valued coincidence operation d esign.I t provides a new design method for the literal-based operation circuits，which can also be used in the design of other multiple-valued N D R circuits.K e y w o r d s:Karnaugh m a p;multiple-valued logic;l i t e r a l operation；coincidence operation；flip-flop c i r c u i t。