实验四 计数器逻辑功能测试及其应用
数字电路全部实验
数字电子技术实验报告实验一门电路逻辑功能及测试 (1)实验二数据选择器与应用 (4)实验三触发器及其应用 (8)实验四计数器及其应用 (11)实验五数码管显示控制电路设计 (17)实验六交通信号控制电路 (19)实验七汽车尾灯电路设计 (25)班级：08030801学号：2008301787 2008301949姓名：纪敏于潇实验一 门电路逻辑功能及测试一、实验目的：1.加深了解TTL 逻辑门电路的参数意义。
2.掌握各种TTL 门电路的逻辑功能。
3.掌握验证逻辑门电路功能的方法。
4.掌握空闲输入端的处理方法。
二、实验设备：THD —4数字电路实验箱，数字双踪示波器，函数信号发射器， 74LS00二输入端四与非门，导线若干。
三、实验步骤及内容： 1.测试门电路逻辑功能。
选用双四输入与非门74LS00一只，按图接线，将输入电平按表置位，测输出电平用与非门实现与逻辑、或逻辑和异或逻辑。
用74LS00实现与逻辑。
用74LS00实现或逻辑。
用74LS00实现异或逻辑。
2.按实验要求画出逻辑图，记录实验结果。
3.实验数据与结果将74LS00二输入端输入信号分别设为信号A 、B用74LS00实现与逻辑 1A B A B =∙ 逻辑电路如下：12374LS00AN45674LS00ANA BA 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：1、 用74LS00实现或逻辑11A B A B A B +=∙=∙∙∙逻辑电路如下12374LS00AN45674LS00AN910874LS00ANcU1A BA 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：2、 用74LS00实现异或逻辑 A B AB BA AB BA ABB ABA ⊕=+=∙=∙逻辑电路如下：A 端输入TTL 门信号，B 端输入高电平，输出波形如下：A 端输入TTL 门信号，B 端输入低电平，输出波形如下：实验二数据选择器及其应用一、实验目的1.通过实验的方法学习数据选择器的电路结构和特点。
数电实验报告：实验4-计数器及应用161
广东海洋大学学生实验报告书（学生用表）实验名称课程名称 课程号 学院(系)专业 班级 学生姓名 学号 实验地点 实验日期实验4 计数器及其应用一、实验目的1、熟悉中规模集成计数器的逻辑功能及使用方法2、掌握用74LS161构成计数器的方法3、熟悉中规模集成计数器应用二、实验原理计数器是典型的时序逻辑电路，它是用来累计和记忆输入脉冲的个数．计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，可分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
本实验主要研究中规模十进制计数器74LS161的功能及应用。
1、中规模集成计数器74LS161 是四位二进制可预置同步计数器，由于它采用4 个主从JK 触发器作为记忆单元，故又称为四位二进制同步计数器，其集成芯片管脚如图1所示：管脚符号说明：电源正端Vcc ，接+5V ；异步置零（复位）端Rd ；时钟脉冲CP ；预置数控制端 A 、B 、C 、D ；数据输出端 QA 、QB 、QC 、QD ；进位输出端 RCO ：使能端EP ，ET ；预置端 LD ；图1 74LS161 管脚图GDOU-B-11-112该计数器由于内部采用了快速进位电路，所以具有较高的计数速度。
各触发器翻转是靠时钟脉冲信号的正跳变上升沿来完成的。
时钟脉冲每正跳变一次，计数器内各触发器就同时翻转一次，74LS161的功能表如表1所示：表1 74LS161 逻辑功能表2、实现任意进制计数器由于74LS161的计数容量为16，即计16个脉冲，发生一次进位，所以可以用它构成16进制以内的各进制计数器，实现的方法有两种：置零法（复位法）和置数法（置位法）。
(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
数电实验 计数器逻辑功能和设计
2.5 计数器逻辑功能和设计1．实验目的（1）熟悉四位二进制计数器的逻辑功能和使用方法。
（2）熟悉二-五-十进制计数器的逻辑功能和使用方法。
（3）熟悉中规模集成计数器设计任意进制计数器的方法。
（4）初步理解数字电路系统设计方法，以数字钟设计为例。
2．实验仪器设备（1）数字电路实验箱。
（2）数字万用表。
（3）数字集成电路：74161 4位二进制计数器74390 2二-五-十进制计数器7400 4与非门7408 4与门7432 4或门3．预习（1）复习实验所用芯片的逻辑功能及逻辑函数表达式。
（2）复习实验所用芯片的结构图、管脚图和功能表。
（3）复习实验所用的相关原理。
（4）按要求设计实验中的各电路。
4．实验原理（1）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。
计数器的种类很多，按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数进制的不同，分为二进制、十进制和任意进制计数器；根据计数的增减趋势分为加法、减法和可逆计数器；还有可预置数和可编程功能计数器等。
（2）利用集成计数器芯片构成任意（N）进制计数器方法。
①反馈归零法。
反馈归零法是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。
把模数大的计数器改成模数小的计数器，关键是清零信号的选择。
异步清零方式以N作为清零信号或反馈识别码，其有效循环状态为0～N-1；同步清零方式以N-1作为反馈识别码，其有效循环状态为0～N-1。
还要注意清零端的有效电平，以确定用与门还是与非门来引导。
②反馈置数法。
反馈置数法是利用具有置数功能的计数器，截取从Nb到Na 之间的N个有效状态构成N进制计数器。
其方法是当计数器的状态循环到Na时，由Na构成的反馈信号提供置数指令，由于事先将并行置数数据输入端置成了Nb 的状态，所以置数指令到来时，计数器输出端被置成Nb，再来计数脉冲，计数器在Nb基础上继续计数至Na，又进行新一轮置数、计数，其关键是反馈识别码的确定与芯片的置数方式有关。
计数器的应用——实验报告
计数器的应用20100810410 计科四班阚琛琛【实验内容】1.测试74LS90的逻辑功能；2.用模拟示波器测试74LS90的输入出波形图；3.用两个74LS90级联出24进制计数器。
【实验器材】74LS90两片；74LS00一片；模拟示波器；实验箱；模拟示波器；导线若干；【实验过程】1.测试74LS90的逻辑功能；（1）清零和置九74LS90的引脚5接ＶＣＣ，１０接ＧＮＤ，１４接ＣＰ脉冲，清零２和３，置九６和７均接逻辑电平，输出ＱＡＱＢＱＣＱＤ１２．９．８．１１接指示灯，如图所示调节逻辑电平的高低，观察四个指示灯的亮灭，得到下表：（２）十进制计数在上述电路的基础上，将输出ＱＡ接在时钟信号Ｂ上，得到如下图形：将ＱＡＱＢＱＣＱＤ接在数码管上，显示数字０－９.（３）二进制计数在十进制的基础上，将显示的数码管ＱＢ接口接在清零端，如图：输出QAQBQCQD接在数码管上，则显示０－１；（４）五进制计数在十进制的基础上，将数码管显示的ＱＡ和ＱＣ接口接在清零端，如图：输出QAQBQCQD接在数码管上，则显示0-4.总结：在十进制的基础上使用清零端，则可以实现任意进制。
2.用模拟示波器测试74LS90的输入出波形图；在十进制计数电路的基础上，将QA和CP脉冲接在模拟示波器的两个通道中，调节示波器，图形如下：3.用两个74LS90级联出24进制计数器。
电路构想：分别用两个74LS90构造出两个十进制计数器，将其中的一个QD接在另一个的输入B中，得到一个100进制的计数器，然后在24的时候强制清零，得到一个二十四进制的计数器。
如图所示将两个74LS90的输出QAQBQCQD接在数码管上，左边地位，右边高位，则显示0-23. 【实验心得】1.在使用74LS90的时候要注意，两个脉冲信号只需要接一个就好，否则会有较大影响；2.在查找资料过后，要大致想一下这个芯片的作用及如何使用它，要知道这些原理，才能在后面的试验中有头绪；就像在做模2模5计数器时，将模10和清零结合起来就好【实验评价】本次实验中，使用了模拟示波器，对于此示波器的用法不了解，在测波形的时候比较被动。
实验四 计数器及其应用
实验四计数器及其应用一、实验目的l、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成l位分频器二、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
l、用D触发器构成异步二进制加／减计数器图4-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D 触发器接成T’触发器，再由低位触发器的Q端和高—位的CP端相连接。
图4-1 四位二进制异步加法计数器若将图4-l稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，具引脚排列及逻辑符号如图4-2所示。
图4-2 CC40192引脚排列及逻辑符号图中LD一置数端CP L一加计数端CP D一减计数端CO一非同步进位输出端BO一非同步借位输出端D0、D1、D2、D3一计数器输入端Q0、Q1、Q2、Q3一数据输出端CR一清除端CC40192(同74LS192，二者可互换使用)的功能如表4-1，说明如下：表4-1当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。
实验四 集成计数器及其应用(DOC)
实验四集成计数器及其应用实验性质：设计性一、实验目的⑴熟悉集成计数器的逻辑功能及各控制端的作用。
⑵掌握用集成计数器构成任意进制计数器的方法。
二、实验原理计数器是数字系统中必不可少的组成部分，它不仅用来计输入脉冲的个数，还大量用于分频、程序控制及逻辑控制等。
计数器种类繁多，其分类方式大致有以下三种：第一种：按计数器的进制分。
通常分为二进制、十进制和N进制计数器。
第二种：按计数脉冲输入方式不同，可分为同步计数器和异步计数器两大类。
同步计数器是指内部的各个触发器在同一时钟脉冲作用下同时翻转，并产生进位信号。
其计数速度快、工作频率高、译码时不会产生尖峰信号。
而异步计数器中的计数脉冲是逐级传送的，高位触发器的翻转必须等低一位触发器翻转后才发生。
其计数速度慢，在译码时输出端会出现不应有的尖峰信号，但其内部结构简单，连线少，成本低，因此，在一般低速场合中应用。
第三种：按计数加减分类。
则有递减、递加计数器和可逆计数器。
其中可逆计数器又有加减控制式和双时钟输入式两种。
针对以上计数器的特点，我们在设计电路时，可根据任务要求选用合适器件。
一些常用的计数器如表4-4-1所示。
下面我们以74LS160、74LS161、74LS190、74LS193、74LS290为例，介绍计数器的一般使用方法，对于表中的其它器件更详细功能介绍请参阅有关手册。
1. 四位二进制同步计数器74LS161其功能见表4-4-2所示,计数范围0~15。
0303端；CT T ,CT P :计数控制端；LD :同步并行置入控制端，低电平有效；CR :异步清除输入端，低电平有效。
该器件具有异步清零、同步预置数功能。
当CR =0时，计数器清零，Q 3Q 2Q 1Q 0=0000，与CP 无关；当CR =1、LD =0时，在CP 脉冲上升沿的作用下，D 3~D 0输入的数据d 3 d 2 d 1 d 0被置入计数器，即Q 3Q 2Q 1Q 0=d 3 d 2 d 1 d 0.进位输出CO= Q 3Q 2Q 1Q 0。
实验报告——计数器及其应用
实验五项目名称：计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验设备1、数字电路实验箱 2 译码显示器3、74LS74*274LS192*374LS00*174LS20*1三、实验内容及步骤1、用74LS74（引脚如图5-7所示）D触发器构成4位二进制异步加法计数器。
(1) 按图5－1接线，R D接至逻辑开关输出插口，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q3、Q0接数码管显示输入插口D、C、B、A（如图5-8所示），各S D接高电平“1”。
(2) 令R D=1，清零后，逐个送入单次脉冲，观察并列表记录Q3～Q0状态。
(3) 将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。
图5-7 74LS74引脚图图5-8 数码管接口2、测试74LS192同步十进制可逆计数器的逻辑功能计数脉冲由单次脉冲源提供，清除端CR、置数端LD、数据输入端D3 、D2、D1、D0 分别接逻辑开关，输出端 Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口D、C、B、A；CO和BO接逻辑电平显示插口。
图4-9 74LS192引脚图(1)清除令CR=1，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。
清除功能完成后，置CR＝0(2)置数CR＝0，CP U，CP D任意，数据输入端输入任意一组二进制数，令LD= 0，观察计数译码显示输出，予置功能是否完成，此后置LD＝1。
(3)加计数CR＝0，LD＝CP D＝1，CP U接单次脉冲源。
清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CP U的上升沿。
(4)减计数CR ＝0，LD ＝CP U ＝1，CP D 接单次脉冲源。
参照3)进行实验。
****拓展实验图5－3所示，用两片CC40192组成两位十进制加法计数器，输入1Hz 连续计数脉冲，进行由00—99累加计数，记录之。
实验：计数器功能及其应用
实验计数器功能及其应用实验目的：通过实验，熟悉中规模集成计数器的功能及应用，掌握利用中规模集成电路计数器构成任意进制计数器的方法，学会综合测试的方法，让学生加深对相关理论知识的理解。
实验原理：计数器对输入的时钟脉冲进行计数，来一个CP脉冲计数器状态变化一次。
根据计数器计数循环长度M，称之为模M计数器（M进制计数器）。
通常，计数器状态编码按二进制数的递增或递减规律来编码，对应地称之为加法计数器或减法计数器。
一个计数型触发器就是一位二进制计数器。
N个计数型触发器可以构成同步或异步N位二进制加法或减法计数器。
当然，计数器状态编码並非必须按二进制数的规律编码，可以给M进制计数器任意地编排M个二进制码。
在数字集成产品中，通用的计数器是二进制和十进制计数器。
按计数长度、有效时钟、控制信号、置位和复位信号的不同有不同的型号。
74LS161是集成TTL四位二进制加法计数器，其符号和管脚分布分别如下图所示：表 8-1为74LS161的功能表：表8-1A B C D从表1在为低电平时实现异步复位（清零需要时钟信号。
在复位端高电平条件下，预置端LD为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态等于并行输入预置数 A B C D。
在复位和预置端都为无效电平时，两计数使能端输入使能信号，74LS161实现模16加法计数功能，；两计数使能端输入禁止信号，，集成计数器实现状态保持功能，。
在时，进位输出端OC=1。
在数字集成电路中有许多型号的计数器产品，可以用这些数字集成电路来实现所需要的计数功能和时序逻辑功能。
用M进制集成计数器构成任意N进制计数器：1、M>N，需一片M进制计数器一种为反馈清零法，另一种为反馈置数法。
（1）反馈清零法反馈清零法是利用反馈电路产生一个给集成计数器的复位信号，使计数器各输出端为零（清零）。
反馈电路一般是组合逻辑电路，计数器输出部分或全部作为其输入，在计数器一定的输出状态下即时产生复位信号，使计数电路同步或异步地复位。
计数器及应用实验
武汉大学计算机学院本科生实验报告计数器及应用实验专业名称：课程名称：数据逻辑与EDA指导教师：陈辉高级实验师学生学号：学生姓名：二○一九年十一月1、实验内容1.1实验功能计数器是一种能在输入信号作用下依次通过预定状态的时序逻辑电路。
它不仅能记录输入时钟脉冲的个数，还可以实现分频、定时、产生节拍脉冲和脉冲序列等。
1.2 74LS161引脚排列如图引脚说明如下：RD清零端（低电平有效）CP 时钟脉冲输入端D0~D3 预设数据输入端Q0~Q3 输出端ET、EP ET和EP任意一个为低电平，计数器为保持功能CO 当Q0~Q3=1111时，CO=1有进位信号LD置数端，低电平有效1.3 74LS161功能表如表所示功能表说明：74LS161为异步清零计数器，即RD端输入低电平，不受CP控制，输出端立即全部为“0”（见功能表第一行）。
74LS161具有同步预置功能，在RD端置“1”时，LD端输入为低电平，在时钟共同作用下，CP上跳后计数器状态等于预置输入DCBA，即所谓“同步”预置功能（见功能表第二行）。
RD和LD均为“1”时，ET和EP任意一个为低电平、计数器处于保持功能，即输出状态不变。
只有四个控制输入都为高电平、计数器（161）实现16进制加法计数，当Q3Q2Q1Q= 1111时，C= 1，有进位信号。
1.4集成计数器实现M进制计数方法反馈清零法预置清零法2、实验设备和器件1、TDX-DS或 TDX-ADS实验箱1台2、74LS161 异步清零计数器3、74LS00 2输入端四与非门1片芯片引脚图74LS003、实验步骤（1）实验前先对实验箱和导线进行检查，保证实验箱和导线完好并能正常使用（2）对所用的实验芯片进行逻辑功能的测试，确保其能正常工作（3）将两块芯片正确地装在实验箱相应位置上，并将GND端分别接地，Vcc 端接5V电源（4）按照反馈清零法或预置清零法逻辑电路图链接电路，D3D2D1D端接在逻辑电平开关上，Q3Q2Q1Q端接在上方的数码管上，并将所接数码管SEG端接地，CP端接在KK1上，确保无误后打开实验箱电源开关（5）缓慢不断地输入时钟信号，观察数码管显示数字是否与预期一致（6）实验结束，关闭电源，将实验设备与器材恢复实验前位置4、实验结果与总结4.1 实验结果缓慢不断地输入时钟信号，数码管显示数字从0开始计数，当计数个数位10（即显示数字9）之后，数码管显示数字归零，重新开始计数，从而实现的十进制计数4.2实验总结（1）实验前必须检查实验设备与器材是否完好，是否能正常运作，以免对实验结果产生影响（2）安装芯片注意方向，避免装反，影响实验结果（3）打卡电源开关前必须要检查实验电路是否与逻辑电路图一致，不能缺少任何一条导线或一个芯片，以免影响实验结果（4）确保每个芯片GND端与数码管SEG端一定要接地4.3 实验电路实物图教师评语评分评语：评分：评阅人：年月日（备注：对该实验报告给予优点和不足的评价，并给出百分之评分。
计数器的功能测试及应用5
①反馈归零法：是利用计数器清零端的清零作用，截取计数过程中的某一个中间状态控制清零端，使计数器由此状态返回到零重新开始计数。
②反馈置数法：是利用具有置数功能的计数器，截取从Nb到Na之间的N个有效状态构成N进制计数器。
三、主要仪器设备或材料
1、SZL-1型实验箱1台
1）画出电路连接图。
测试记录如下表
2、用74LS161四位二进制同步加法计数器组成一个同步十二进制计数器，cp端送入单次脉冲，输出Q依次与发光二极管相连，送入脉冲的同时观察二极管的亮灭并记录分析其计数状态（利用反馈清零法设计）。
状态转移图：
时序图：
3、用74LS161组成十进制计数器，cp端送入100KHz的脉冲，用示波器双踪观察并记录计数的时序波形图（利用反馈置数法设计）。
实验项目名称实验五、计数器的功能测试及应用
一、实验目的和要求
1.掌握对集成计数器逻辑功能和各控制端作用的分析、测试及设计方法。
2.运用集成计数器构成任意进制计数器。
3.训练设计、接线与排除故障的能力。
二、实验原理
1.计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。
2、74LS00、74LS161、74LS47各1片
3、YB4320/A型双踪示波器1台
4、其它必要的门电路
四、实验方法与步骤（可加附页）
1、测试集成计数器74161的功能
在复位信号为低电平时实现异步复位（清零）功能，即复位不需要时钟信号。在复位端高电平条件下，预置端为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态等于并行输入预置数A B C D。在复位和预置端都为无效电平时，两计数使能端输入使能信号，74LS161实现模16加法计数功能。两计数使能端输入禁止信号，集成计数器实现状态保持功能。
计数器的应用实验报告
（一）、74ls74数字集成块介绍（1）74ls74引脚图及功能（2）74ls74逻辑图（3）74ls74真值表（二）、74ls112数字集成块介绍（1）74ls112引脚图及功能CLK1、CLK2————时钟输入端（下降沿有效）J1、J2、K1、K2————数据输入端Q1、Q2、/Q1、/Q2————输出端CLR1、CLR2————直接复位端（低电平有效）PR1、PR2————直接置位端（低电平有效）（2）74ls112真值表说明H－高电平↓－高到低电平跳变L－低电平Q0－稳态输入建立前Q 的电平X－任意/Q0－稳态输入建立前/Q 的电平（3）74ls112功能图（三）、异步4位二进制加法和减法计数器。
（1）74ls74组成异步四位二进制加法器设计过程用四个D触发器串接起来可以构成四位二进制加法计数器(每个D 触发器连接为T’触发器)。
计数器的每级按逢二进一的计数规律,由低位向高位进位,可以对输入的一串脉冲进行计数，并以16为一-个计数值环。
其累计的脉冲数等于2" (n为计数的位数)。
状态转换图实验结果当点击仿真开始运行键时,进行加法计算，从0000加到1111，到达1111后又变回0000进行下一循环的加法计算。
而将A置于高电位,则进行减法计算，从1111减值0000，到达0000后又变回1111进行下一循环的减法计算。
各触发器的脉冲信号输入为异步输入，有四个脉冲信号输入端。
对二进制进行加法计算，即电路是一个异步四位二进制加法计数器。
（2）74ls74组成异步四位二进制减法器设计原理用四个D触发器串接起来可以构成四位二进制减法计数器(每个D 触发器连接为T’触发器)。
计数器的每级按逢二进一的计数规律,由高位向低位进位,可以对输入的一串脉冲进行计数，并以16为一-个计数值环。
其累计的脉冲数等于2" (n为计数的位数)。
实验结果当点击仿真开始运行键时，进行减法计算，从1111减值0000，到达0000后又变回1111进行下一循环的减法计算。
计数器及其应用实验
2Q 2Q
1Q 1Q
C1 S 1D ∧ R 2SD 2D 2CP 2RD 1SD 1D 1CP 1RD
74LS74(双D触发器)
特点：（1）单输入端的双D触发器。
2. 它们都带有直接置0端RD和直接置1端SD，为 低电平有效。
3. 为TTL边沿触发器，CP上升沿触发。 ① CP=CLK; RD=CLR; SD=PRE
六、实验报告 1. 画出实验线路图，记录整理实验现象及实验所得的有关波形，
对实验结果进行分析。 2. 总结使用集成计数器的体会。
实验六、计数器及其应用
一、实验目的：
1． 学习集成触发器构成计数器的方法。 2． 掌握中规模集成计数器的使用方法及功能测试方法。
二、实验仪器及元器件：
1. 数字电路实验箱。 2. 双D触发器74LS74(两片）
同步十进制可逆计数器74LS192 四－二输入与非门74LS00（CC4011）。
三、实验原理
用2个上升沿触发的 D触发器组成的两位 异步二进制加法计数 器。
工作原理：D触发器 都接成T’触发器。
Vcc D0 CR BO CO LD D2 D3
16
15
14
13
1 12 11
10
9
2
同步十进制可逆计数器 74LS1921 Nhomakorabea2
3
4
5
6
7
8
D1 Q1 Q0 CPD CPU Q2 Q3 GND
输入
X 数据X 输出端0 ；CR0 ——0 清除0
b 端a
dcb
a
X
X
加计数
XX
减计数
4、实现任意进制计数
有级联法、清零法、置数法等方法。
计数器实验报告
一、实验目的1. 理解计数器的基本原理和功能。
2. 掌握使用集成触发器构成计数器的方法。
3. 熟悉中规模集成计数器的使用及功能测试方法。
4. 了解计数器在数字系统中的应用。
二、实验器材1. 数字电路实验箱2. 同步十进制可逆计数器74LS1923. 2输入四与门74LS004. 模拟示波器5. 逻辑分析仪6. 电源三、实验原理计数器是一种用于统计输入脉冲个数的逻辑电路，广泛应用于数字系统中。
计数器不仅可以实现计数功能，还可以用于定时控制、分频、数字运算等。
根据计数进制、触发器翻转方式、计数功能等不同，计数器可以分为多种类型。
1. 计数进制：二进制计数器、十进制计数器、任意进制计数器。
2. 触发器翻转方式：同步计数器、异步计数器。
3. 计数功能：加法计数器、减法计数器、可逆计数器。
本实验采用74LS192同步十进制可逆计数器和74LS00四与门组成计数器电路。
四、实验内容及步骤1. 搭建实验电路：- 将74LS192的时钟输入端CP、复位端R、置数端S、计数输出端Q0-Q3分别与74LS00的输入端相连。
- 将74LS192的时钟输入端CP接至实验箱的时钟信号输出端。
- 将74LS192的复位端R和置数端S接至实验箱的控制信号输出端。
- 将74LS192的计数输出端Q0-Q3分别连接至逻辑分析仪的输入端。
2. 功能测试：- 测试计数器的计数功能：观察逻辑分析仪显示的计数输出波形，验证计数器能否实现计数功能。
- 测试计数器的复位功能：通过控制实验箱的控制信号，观察逻辑分析仪显示的计数输出波形，验证计数器能否实现复位功能。
- 测试计数器的置数功能：通过控制实验箱的控制信号，观察逻辑分析仪显示的计数输出波形，验证计数器能否实现置数功能。
3. 计数器应用：- 利用计数器实现定时功能：将计数器的计数输出端Q0-Q3分别连接至74LS00的输入端，通过组合逻辑电路实现定时功能。
- 利用计数器实现分频功能：将计数器的计数输出端Q0-Q3分别连接至74LS00的输入端，通过组合逻辑电路实现分频功能。
计数器及其应用实验报告实验总结
计数器及其应用实验报告实验总结下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。
文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢！本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注！Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!一、引言计数器作为数字电路中常见的元件，在数字电子技术中有着广泛的应用。
数字实验教案
返回
实验内容
数字电子部分
实验1 实验1 基本逻辑门逻辑功能测试及使用
五、实验报告要求 1. 画出实验用逻辑门的逻辑符号，并写出逻辑表达式。 2. 整理实验表格和结果。 3. 总结三态门功能及正确的使用方法。 4. 通过本次实验总结TTL及CMOS器件的特点及使用的收获和体会。 5. 回答思考题。 六、思考题 1. 欲使1只异或门实现非逻辑，电路将如何连接，为什么说异或门是可控 反相器? 2. 对于TTL电路为什么说悬空相当于高电平?而CMOS集成门电路多余端为什 么不能悬空？ 返回
返回
实验内容
数字电子部分
实验3 实验3 中小规模集成电路组合逻辑设计
4） 题目D：2位二进制乘法器设计及验证（综合实验） 输入A1A0和B1B0两路二进制信号，输出为A1A0×B1B0的乘积，通过数码管 显示出来。例如A1A0和B1B0两路二进制信号假若为11和10时，则显示“6”， 具体电路形式不限。 设计实验要求 写出真值表、逻辑表达式（如何化简自己决定）。①试 用与非门设计该逻辑电路，选择尽可能少的器件。②可利用实验系统上 已连接好的BCD/七段译码显示电路和数码管，并在实验台上进行调试及 验证。 5） 题目E：2位二进制平方电路设计及验证（综合实验） 输 入 A2A1A0 三 位 二 进 制 数 ， 用 两 位 数 码 管 显 示 其 平 方 数 。 例 如 A2A1A0==111时，则应显示“49”。(具体电路形式不限) 返回
返回
实验内容
数字电子部分
实验1 实验1 基本逻辑门逻辑功能测试及使用
一、实验目的 1. 熟悉数字电路实验系统的正确使用。 2. 掌握各种常用门电路的逻辑符号及逻辑功能。 3. 了解TTL、CMOS集成电路外引线排列。 4. 了解TTL、CMOS集成电路的标示识别。 5. 了解 TTL、CMOS集成电路正确的使用方法。 6. 通过验证掌握常用的TTL、CMOS集成门电路的逻辑功能。 7. 熟悉并掌握OC门、三态门的典型应用。
数字逻辑实验报告：计数器及其应用
安徽师范大学
学院实验报告
专业名称软件工程
实验室
实验课程数字逻辑
实验名称计数器及其应用姓名
学号
同组人员
实验日期2013.6.3
注：实验报告应包含（实验目的，实验原理，主要仪器设备和材料，实验过程和步骤，实验原始数据记录和处理，实验结果和分析，成绩评定）等七项内容。
具体内容可根据专业特点和实验性质略作调整，页面不够可附页。
一．实验目的
1、熟悉集成计数器的功能。
2、掌握使用同步清零法与置数法组建十二进制计数器的方法。
3、掌握任意进制计数器的设计方法。
二、实验要求
1、测试计数器74LS161的功能
2、用74LS161和逻辑门实现一个十二进制加法计数器
3、用两片74LS161构成二十四进制加法计数器
三、主要仪器设备和材料
1、芯片74LS161
2、芯片74LS00（与非门）
3、导线若干
附相关门电路引脚图：
（1）74LS00二输入4与非门
（2）74LS161引脚。
实验四 计数器逻辑功能测试及其应用
实验四计数器逻辑功能测试及其应用一、实验目的1．学习用集成触发器构成计数器的方法。
2．掌握中规模集成计数器的使用及功能测试方法。
3．运用集成计数计构成1/N分频器。
二、预习要求1．阅读课本中关于异步计数器的介绍，了解异步计数器的基本分析方法。
2．掌握74LS160工作原理及其结合门电路构成任意进制计数器的方法，并分析所给实验电路原理。
3．按实验内容要求，设计相应的实验记录表格。
三、实验内容与要求（一）基础性实验1．用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。
1) 按图4-1接线，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q1、Q0 接逻辑电平显示插口。
图4-1四位二进制异步加法计数器R=0然后恢复为1)，逐个送入单次脉冲，观察并列表记录Q3～Q02) 清零后(先令D状态。
3) 将单次脉冲改为1H Z的连续脉冲，观察Q3～Q0的状态。
4) 将图4-1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2)，3)进行实验，观察并列表记录Q3～Q0的状态。
2．测试74LS160同步十进制计数器的逻辑功能表4-1 74LS160功能表为异步清除端、LD为同步置数端、数据输入端D3、D2、D1、D0分别接逻辑开D关，输出端Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口D、C 、B、A；EP 和ET为工作方式控制端（使能端）接逻辑开关。
逐项测试并判断该集成块的功能是否正常。
(1) 清除=0，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。
清除功能完令RD＝1。
成后，置D(2) 置数R D＝1，EP、ET任意，数据输入端输入任意一组二进制数，令LD= 0，CLK接单次脉冲，观察计数译码显示输出。
预置功能完成后，置LD＝1。
(3) 加计数＝1，LD＝1。
送入10个单次脉冲，观察译码显示是否CLK接脉冲源，清零后置RD按8421码十进制状态转换表进行；输出状态变化是否发生在CLK上升沿。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验四计数器逻辑功能测试及其应用
一、实验目的
1．学习用集成触发器构成计数器的方法。
2．掌握中规模集成计数器的使用及功能测试方法。
3．运用集成计数计构成1/N分频器。
二、预习要求
1．阅读课本中关于异步计数器的介绍，了解异步计数器的基本分析方法。
2．掌握74LS160工作原理及其结合门电路构成任意进制计数器的方法，并分析所给实验电路原理。
3．按实验内容要求，设计相应的实验记录表格。
三、实验内容与要求
（一）基础性实验
1．用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。
1) 按图4-1接线，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q1、Q0 接逻辑电平显示插口。
图4-1四位二进制异步加法计数器
R=0然后恢复为1)，逐个送入单次脉冲，观察并列表记录Q3～Q0
2) 清零后(先令D
状态。
3) 将单次脉冲改为1H Z的连续脉冲，观察Q3～Q0的状态。
4) 将图4-1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2)，3)进行实验，观察并列表记录Q3～Q0的状态。
2．测试74LS160同步十进制计数器的逻辑功能
表4-1 74LS160功能表
为异步清除端、LD为同步置数端、数据输入端D3、D2、D1、D0分别接逻辑开D
关，输出端Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口D、C 、B、A；EP 和ET为工作方式控制端（使能端）接逻辑开关。
逐项测试并判断该集成块的功能是否正常。
(1) 清除
=0，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。
清除功能完令R
D
＝1。
成后，置
D
(2) 置数
R D＝1，EP、ET任意，数据输入端输入任意一组二进制数，令LD= 0，CLK接单次脉冲，观察计数译码显示输出。
预置功能完成后，置LD＝1。
(3) 加计数
＝1，LD＝1。
送入10个单次脉冲，观察译码显示是否CLK接脉冲源，清零后置R
D
按8421码十进制状态转换表进行；输出状态变化是否发生在CLK上升沿。
3．图4-3所示，用两片74LS160组成两位十进制加法计数器，输入1Hz连续计数脉冲，
进行由00-99累加计数，记录之。
图4-3 两位十进制加法计数器
4．按图4-4电路进行实验，记录之。
图4-4 6进制计数器
5．按图4-5进行实验，记录之。
图4-5 29进制的计数器
（二）设计性实验
1．设计任务
（1）用2片74LS160（74LS160的管脚图见图4-2,、功能表见表4-1）和附加门电路构成一个50分频的分频器(方法任意,要求至少采用两种以上方法)。
（2）用74LS160和3-8线译码器设计一个彩灯控制电路，要求八只彩灯中只有一只灯亮，且这一亮灯循环右移。
2．设计要求
（1）根据任务要求写出设计步骤，选定器件；
（2）根据所选器件画出电路图；
（3）写出实验步骤和测试方法，设计实验记录表格；
（4）进行安装、调试及测试，排除实验过程中的故障；
（5）分析、总结实验结果。
四、实验报告要求
1．记录、整理实验结果，并对结果进行分析。
2．写出相应的设计步骤，并进行必要的说明。
五、思考题
1．同步计数器和异步计数器的区别是什么？
2．74LS160有无进位输出端，它是如何实现两级计数器的级联的？。