第三章 存储系统(5)cache(1)

这便于维护系统全部cache的一致性。
3.6.5 Pentium PC的Cache
1、主要包括四个部分： 取指/译码单元：顺序从L2cache中取程序指令， 将它们译成一系列的微指令，并存入L1指令 cache中。 乱序执行逻辑：依据数据相关性和资源可用性， 调度微指令的执行，因而微指令可按不同于所取 机器指令流的顺序被调度执行。 执行单元：它执行微指令，从L1数据cache中取 所需数据，并在寄存器组中暂存运算结果。 存储器子系统：这部分包括L2cache、L3cache和 系统总线。当L1、L2cache未命中时，使用系统 总线访问主存。系统总线还用于访问I/O资源。
组相联映射的示意图演示
组相联映射方式中的每组行数v一般取值较小，这种规模的 v路比较器容易设计和实现。而块在组中的排放又有一定的灵活 性,可以减少冲突。
cache存储器
3.5.3.替换策略
cache工作原理要求它尽量保存最新数据，因此，必然要 产生新、旧内容的替换问题。 对直接映射的cache来说，只要把此特定位置上的原主存 块换出cache即可。 对全相联和组相联cache来说， 就要从允许存放新主存块 的若干特定行中选取一行换出。 常用的替换算法如下图所示：
The Format of the Physical Address
The Index field selects
– The set, in case of a set-associative cache – The block, in case of a direct-mapped cache – Has as many bits as log2(#sets) for setassociative caches, or log2(#blocks) for direct-mapped caches
cache是一种高速缓冲存储器，是为了解决CPU 和主存直接速度不匹配而采用的一项重要技术。 cache是介于CPU和主存之间的小容量存储器， 存取速度比主存快。主存容量配备几百MB的情况下， cache的典型值是几百KB。它能高速地向CPU提供指 令和数据，加快程序的执行速度。
（cache与CPU的关系CAI演示）
为提高访问效率，命中率h越接近1越好，r值以5—10为宜，
不宜太大(防止Cache访问失效而造成过大的时间损耗）。
命中率h与程序的行为、cache的容量、组织方式、块的大 小有关。
Figure5.4 8-32 Block Placement
cache存储器
【例5】CPU执行一段程序时，cache完成存取的次数
cache存储器
★最不经常使用(LFU)算法
LFU算法将Cache中一段时间内被访问次数最少的 那行数据换出。每行设置一个计数器。从0开始计数， 每访问一次，被访行的计数器增1。当需要替换时，将 计数值最小的行换出，同时将这些行的计数器都清零。 这种算法将计数周期限定在对这些特定行两次替 换之间的间隔时间内，不能严格反映近期访问情况。
cache存储器
1.全相联映射方式
主存中一个块的地址与块的内容一起存于cache的 行中，其中块地址存于cache行的标记部分中。
Cache的该行所保存的 主存中的块号
主存储器中包含4K个 这种方法的优点是可使主存的一个块直接拷贝到 块，每块128个字。 cache中的任意一行上，非常灵活。 Cache由64行组成。 它的主要缺点是比较器电路难于设计和实现,尤其
cache存储器
3.cache的命中率
增加cache的目的，就是希望在性能上使主存的平 均读出时间尽可能接近cache的读出时间。因此,cache 的命中率应接近于1。由程序访问的局部性原理可知， 这是可能的。 在一个程序执行期间，设Nc表示cache完成存取的 总次数，Nm表示主存完成存取的总次数，h定义为命中
3.6.2 主存与cache的地址映射
与主存容量相比，cache的容量很小，它保存
的内容只是主存内容的一个子集，且cache与 主存的数据交换是以块为单位。 为了把主存块放到cache中，必须应用某种方 法把主存地址定位到cache中，称为地址映射。 给出一个字的内存地址，通过采用硬件变换成 cache地址，这个地址变换过程很快，使人感 觉不到cache的存在，这种特性称为cache的透 明性。
同一组中可有v种选择 组。主存组与Cache组之间采用直接映射方式，而每个组内部的
块、行之间则采用全相联映射方式，即主存块可以存放到固定
组的任一行中。即：Cache被分为：u（组）×v（行），主存也
按同样大小分为：w（组）×v（行） 显然：w>u，并且w应当是 u的整数倍。主存j存到cache中的组号q为：q＝j （mod u）
缺点是降低了命中率和cache工作效率。
3.6.3替换策略
例子：设cache有1、2、3、4共4个块，
a、b、c、d等为主存中的块,访问顺序 一次如下：a、b、c、d、b、b、c、c、 d、d、a ,下次若要再访问e块。 问，采用LFU和LRU算法替换结果是不是 相同？
LFU（最不经常使用） 说明 a b c d b b a进入 b进入 c进入 1块 1 1 1 2块 0 1 1 3块 0 0 1 4块 0 0 0
ta=tc/e=50ns/0.833=60ns
3.5.2.主存与cache的地址映射
cache的容量很小，它保存的内容只是主存内容的一个子 集，且cache与主存的数据交换是以块为单位。 地址映射: 即是应用某种方法把主存地址定位到cache中。 地址映射方式有: 全相联方式、直接方式和组相联方式三
率，则有：
h=
Nc
Nc +Nm
(3.4)
cache存储器
若tc表示命中时的cache访问时间，tm表示未命 中时的主存访问时间，（1-h）表示未命中率，则 cache/主存系统的平均访问时间ta为：
ta=htc+(1-h)tm
（3.5）
设r=tm/tc表示主存慢于cache的倍率,e表示访 问效率，则有: tc tc 1 1 e= = = = (3.6) ta htc+ (1-h)tc h+ (1-h)r r+ (1-r)h
2
0 0
0
1 2 3 4 0 0
c
c d d a e
命中
替换a
2
1
3
0
3
0
3
0
命中
替换b
0
1
5
0
3
4
1
2
cache存储器
3.5.4 cache的写操作策略
[注意到]：当CPU对cache有写入操作时，就可能会更改
cache的内容。而Cache内容的“原件”保留在主存中。因为数 据
当Cache有一定容量时，查找某块（行）比较麻烦。
因此只适合于小容量cache采用。
全相联映射的示意图演示
cache存储器 (主存的块号j) (主存的块号j) (cache的行数m) 的商 2.直接映射方式 mod (cache的行数m) 记录(主存的块号j) mod 能拷贝到cache的一个特定行位置上去。 (cache的行数m)相同的所有的 tag
LRU（近期最少使用） 说明 a进入 b进入 c进入
1块
2块 1 0 1
3块 1 2 0
4块 1 2 3
0 1 2
d进入
命中 命中 命中 命中 命中 命中
1
1 1 1 1 1 1
1
2 3 3 3 3 3
1
1 1 2 3 3 3
1
1 1 1 1 2 3
d进入
命中 命中 命中 命中 命中 命中
3
4 5 6 7 8 9
The Byte Offset field selects
– The byte within the block
2-Way Set-Associative Cache
Assume cache has 4 blocks and each block is 1
word 2 blocks per set, hence 2 sets per cache
★近期最少使用(LRU)算法
cache存储器
LRU算法将近期内长久未被访问过的行换出。每行 也设置一个计数器，cache每命中一次，命中行计数器
清零，其它各行计数器增1。当需要替换时，将计数值
最大的行换出。
这种算法保护了刚拷贝到cache中的新数据行，有
较高的命中率。
★随机替换
随机替换策略从特定的行位置中随机地选取一行 换出。在硬件上容易实现，且速度也比前两种策略快。
若写未命中，则将此块整个拷贝到cache后对其 进行修改。 这种方法减少了访问主存的次数,但是存在不一 致性的隐患。 实现这种方法时，每个cache行必须配置一个修 改位，以反映此行是否被CPU修改过。
cache存储器
★全写法
当写cache命中时，cache与主存同时发生写
修改，因而较好地维护了cache与主存的内容的一
计算机组成原理
第三章 存储系统
cache存储器
3.6 cache存储器
3.6.1 cache基本原理 3.6.2 主存与cache的地址映射 3.6.3 替换策略 3.6.4 cache的写操作策略 3.6.5 奔腾PC机的cache
cache存储器
3.5.1 cache基本原理
1.cache的功能
这也是一种多对一的映射关系，但一个主存块只
cache的行号i和主存的块号j有如下函数关系： i=j mod m （m为cache中的总行数） 直接映射方式的示意图演示 直接映射方式的优点是：硬件简单，成本低。
缺点：是每个主存块只有一个固定的行位置可存