实验三加法器实验

表 3.4
输入
SWa0～SWa3 输入的二进制数 SWb0～SWb3 输入的二进制数
0x0
0x0
0x5
0xA
0xA
0x5
0xF
0xF
LEDC
输出 数码管显示内容(绘出显示的图形)
五、实验报告
1、描述实验目的仪器及材料。 2、绘出各个实验中的实验电路图。 3、填写本指导书中各个实验涉及到的各个表格。
5
2
基于 Innovator_FPGA 实验板的数字电路实验指导书
云南大学信息学院/高驰科技
Innovator_FPGA 实验板上电，按下电源开关，此时电源指示灯应该 被点亮。 单击“下载器”快捷方式图标（ ）,下载设计到 Innovator_FPGA 上。 尝试拨动 DIP 拨码开关的 SWa0 和 SWb0，并按动 KEY0 观察显示结果。 在实验报告中完成下表：
（3）将设计下载到 Innovator_FPGA 实验板中调试和运行 将 USB‐Blaster 下载器插入装有 Quartus II 的计算机的 USB 口上，如 果没有安装 USB‐Blaster 下载器的驱动程序，请自行重新安装。 将 USB‐Blaster 下载器的下载接头（为黑色、双排、10 针、间距 2.54mm 的孔型接插件），插入 Innovator_FPGA 实验板右下侧的 JTAG 下载接 口，注意接插方向。 保 证 电 源 开 关 处 于 关 闭 状 态 （ 白 色 按 钮 处 于 弹 起 状 态 ），
1、 一位二进制全加器
（1）使用 Quartus II 新建工程向导创建新工程 从开始菜单启动 Quartus II 软件。 选择 File 菜单下的 New Project Wizard...功能，弹出新建工程向 导窗口。单击 Next，开始配置新建的工程。 在“路径、名称和顶层设计输入窗口”中输入新建工程的路径，名 称和顶层设计实体名称。配置完成后，单击 Next，进入下一步。注 意：由于每个工程中可能含有多个设计文件，且 Quartus II 会为工程 自动添加大量文件，因此强烈建议为每个工程新建一个单独的文件 夹。 新建工程第二页是向工程中添加已有的设计文件，如下图所示。对 于新建立的工程，这一步可以不添加任何文件。单击 Next，进入下
到的差 LED7～LED4 也应以左侧的 LED7 作为二进制数的最高位，LED4
作为二进制数的最低位。 编译并将结果下载到 Innovator_FPGA 实验板上运行。 尝试按动 SWa0～SWa3 和 SWb0～SWb3 观察显示结果。在实验报告中
完成下表：
表 3.3
输入
SWa0～SWa3 输入的二进制数 SWb0～SWb3 输入的二进制数
2、复习补码减法和加法之间的关系。 3、复习 Innovator_FPGA 实验板各部分的名称及功能。 4、复习 Quartus II 的基本开发步骤。
四、实验内容及步骤
实验前先检查 Innovator_FPGA 实验板是否完整，是否有器件损坏，脱落。 上电前应该保证没有任何金属碎屑或其它可导电物品接触到实验板。
的数码管上显示，则需要将其对应的位选信号 DIG0_SEL 拉高才可以
选通这只数码管。3、Innovator_FPGA 的硬件连接图请参考文件 Innovator_FPGA 原理图.pdf，Quartus II 所需的引脚连接文件为 Inovator12_pin.tcl。 编译并将结果下载到 Innovator_FPGA 实验板上运行。 尝试按动 SWa0～SWa3 和 SWb0～SWb3 观察显示结果。在实验报告 中完成下表：
二、实验仪器及材料
1、仪器设备：具有 USB 接口的微型计算机一台、Innovator_FPGA 实验板、 USB‐Blaster 下载器一台、双踪示波器、数字万用表
2、软件：Quartus II 8.0 以上 EDA 开发环境
三、预习要求
1、预习教材中加法器、全加器、集成 4 位加法器部分的基本工作原理和实 现方法。
编译并将结果下载到 Innovator_FPGA 实验板上运行。 尝试按动 SWa0～SWa3 和 SWb0～SWb3 观察显示结果。在实验报告中
完成下表：
表 3.2
输入 SWa0～SWa3 输入的二进制数 SWb0～SWb3 输入的二进制数
LEDC
输出 LED7～LED4 输出的二进制数
3
四位加法器能够对四位二进制数实施加法，它的构成方法是用多个一 位二进制全加器级联而成。而级联构成多位二进制全加器的关键是合 理地处理高地位进位位的连接方法。
在原理图输入文件中输入一个四位加法器，可以实现 Innovator_FPGA 中两只四位 DIP 拨码开关所输入数据的全加。 提示：1、可以参考教材 5.4.2 的设计；2、Innovator_FPGA 的硬件连 接图请参考文件 Innovator_FPGA 原理图.pdf，Quartus II 所需的引脚 连接文件为 Inovator12_pin.tcl。
表 3.1
SWa0 1 1 0 0 1 1 0 0
输入 SWb0
1 1 1 1 0 0 0 0
KEY0 没有按下 被按下 没有按下 被按下 没有按下 被按下 没有按下 被按下
输出
LEDC
LED7
Βιβλιοθήκη Baidu
2、 四位加法器实验
用向导新建一个 Quartus II 工程，再在其中新建一个原理图输入文件 （*.bdf）。
用两只 DIP 拨码开关（SWa0～SWa3 和 SWb0～SWb3）作为输入；最左 侧的 LEDC 显示加法结果的进位位；LED7～LED4 显示加得的和。 注意：为符合书写和观察的习惯，加数和被加数（SWa0～SWa3 和 SWb0～ SWb3）应以左侧为二进制数的高位，右侧为二进制数的低位；加法得 到的和 LED7～LED4 也应以左侧的 LED7 作为二进制数的最高位，LED4 作为二进制数的最低位。
基于 Innovator_FPGA 实验板的数字电路实验指导书
0x0
0x0
0x5
0x5
0xA
0xA
0xA
0x5
0xF
0x0
0xF
0xF
云南大学信息学院/高驰科技
3、 四位补码减法器实验
用向导新建一个 Quartus II 工程，再在其中新建一个原理图输入文件 （*.bdf）。
由于补码减法的性质（参考教材 2.4 小节），补码减法器可以由加法 器和少量的逻辑电路构成。
连接文件为 Inovator12_pin.tcl。
用两只 DIP 拨码开关（SWa0～SWa3 和 SWb0～SWb3）作为减数和被减 数；最左侧的 LEDC 显示减法的借位位；LED7～LED4 显示减得的差。 注意：为符合书写和观察的习惯，减数和被减数（SWa0～SWa3 和 SWb0～
SWb3）应以左侧为二进制数的高位，右侧为二进制数的低位；减法得
4
基于 Innovator_FPGA 实验板的数字电路实验指导书
云南大学信息学院/高驰科技
笔段式 LED 显示译码器能够将四位二进制加法器输出的加法结果，转 换为可以直接驱动 LED 显示器件的信号。 提示：1、可以参考教材 5.6 小节给出的方法，自行设计一个 LED 显
示驱动器；2、被选通的数码管才可以显示内容，如果需要在最左边
0x0
0x0
0x5
0xA
0xA
0x5
0xF
0xF
LEDC
输出 LED7～LED4 输出的二进制数
4、 笔段式 LED 显示四位二进制加法结果的实验（选作）
用向导新建一个 Quartus II 工程，再在其中新建一个原理图输入文件 （*.bdf）。
将本实验的要求 2 中完成的四位加法器复制到新建的工程中，但不再 将发光二极管 LED 作为输出，而是把输出连接到上一个实验中设计的 笔段式 LED 显示译码器的输入。四位加法的进位位仍然连接到 LEDC
基于 Innovator_FPGA 实验板的数字电路实验指导书
云南大学信息学院/高驰科技
实验三： 加法器实验
一、实验目的
2、 掌握一位二进制全加器的基本概念、原理、功能和实现方法。 1、 掌握用一位二进制全加器级联构成多位加法器的方法。 3、 熟悉用多位加法器构成补码减法器的方法。 4、 实验类型：验证型实验。
1
基于 Innovator_FPGA 实验板的数字电路实验指导书
云南大学信息学院/高驰科技
一步。 新建工程第三页用于选择本工程使用的可编程器件。请选择 Cyclone
家族，封装形式为 QFP，引脚数为 100，速度等级为-8ns，温度等级 为商业级的器件 EP1C3T100C8。选定后，单击 Next，进入下一步。 新建工程第四页用于选择本工程使用的外部 EDA 工具。单击 Next， 进入下一步。 新建工程第五页总结了前面四步的配置，使用中可以再次检查配置 是否合理。检查正确后，单击 Finish，完成配置；如不正确请使用 “上一步”功能退回前面的步骤修改。 （2）用原理图输入法在 FPGA 中进行编码器设计 在前面新建的 Quartus II 工程中，单击新建文件菜单条（File -> New... ） 或 快 捷 方 式 键 ， 在 弹 出 的 New 窗 口 中 选 中 Block Diagram/Schematic File(即原理图输入文件)，单击 OK。 双击新建成的原理图输入文件（*.bdf）原理图中的任意位置，即可 弹出如下图所示的符号输入窗口。接下来就可以在原理图输入文件 中输入需要的逻辑功能了。 要求实现的“一位二进制全加器”是能够一次对加三个二进制位（包 括：加数 Ai、被加数 Bi 和低位进位位 Ci-1）求和，并产生加法的“和” Si 以及向高位的“进位位”Ci 的电路。 需要低位的进位位 Ci-1 和向高位的进位位 Ci 的目的，是为了方便 多个全加器级联，以构成多位加法器。 提示：1、可以参考教材 5.4 小节的设计；2、Innovator_FPGA 的硬 件连接图请参考文件 Innovator_FPGA 原理图.pdf，Quartus II 所需 的引脚连接文件为 Inovator12_pin.tcl。 用两只 DIP 拨码开关的最高位 SWa0 和 SWb0（两只四位 DIP 拨码开关 的最左侧一个拨码开关）作为全加器输入中的加数 Ai 和被加数 Bi， 按键 KEY0 充当低位进位位 Ci-1；全加器产生的“和”Si 输出到发光 二极管 LED7，向高位的“进位位”Ci 则输出到最左侧的发光二极管 LEDC。 单击“开始编译”快捷方式图标（ ），如果上述输入操作正确即可 得到正确结果。
在原理图输入文件中，输入一个补码的减法器。
在原理图输入文件中输入一个四位加法器，可以实现 Innovator_FPGA 中两只四位 DIP 拨码开关所输入数据的全加。 提示：1、可以参考教材 5.4.2 的设计；2、Innovator_FPGA 的硬件连 接图请参考文件 Innovator_FPGA 原理图.pdf，Quartus II 所需的引脚