DSP第一第二章可做小条
第2章 F28x系列DSP内部功能
PF1： eCAN： eCAN邮箱和控制寄存器 PF2： SYS： 系统控制寄存器 GPIO： GPIO 多路配置和控制寄存器 EV： 事件管理器（EVA/EVB）控制寄存器 McBSP： McBSP控制和TX/RX（发送/接收） 寄存器 SCI： 串行通信接口（SCI）控制和TX/RX （发送/接收）寄存器 SPI： 串行外设接口（SPI）控制和TX/RX （发送/接收）寄存器 ADC： 12位模数转换寄存器
5. 这个计数器可以用来精确地标定中断响应的延时时 间。
2.8 振荡器与锁相环（PLL）
F2810和F2812通过一个外部振荡器或者晶体振荡器 连接到片内振荡器电路提供时钟。 一个锁相环提供多达10种可选择不同频率的时钟。 如果要求低功耗工作模式，可以在软件中在线修改锁 相环比例以改变运行时钟频率。 锁相环模块还可以设置成旁路模式。
SPI：
SPI是高速度、同步串行I/O端口。允许可编程长 度（1到16位）的串行位流以可编程的位传输率移入 或移出设备。SPI通常用于DSP控制器和外设模块或另 外一个处理器之间的通信。典型的应用包括外部I/O或 者通过移位寄存器、显示驱动、模数转换等设备的扩 展。SPI的主/从运行模式支持多个器件间的通信。 F2810和F2812的SPI支持16级FIFO的接收和发送，以 减小CPU的开销。
外设模块结构0寄存器
名称
器件仿真寄存器 保留 FLASH寄存器 代码安全模块寄存器 保留 XINTF 寄存器
地址范围
0x0880～0x09FF 0x0A00～0x0A7F 0x0A80～0x0ADF 0x0AE0～0x0AEF 0x0AF0～0x0B1F 0x0B20～0x0B3F
大小（×16位）
2.5.5 代码安全
dsp学习资料
一ＤＳＰ定点算数运算1 数的定标在定点DSP芯片中，采用定点数进行数值运算，其操作数一般采用整型数来表示。
一个整型数的最大表示范围取决于DSP芯片所给定的字长，一般为16位或24位.显然,字长越长，所能表示的数的范围越大，精度也越高。
如无特别说明，本书均以16位字长为例。
DSP芯片的数以2的补码形式表示。
每个16位数用一个符号位来表示数的正负，0表示数值为正,l则表示数值为负。
其余15位表示数值的大小.因此，二进制数0010000000000011b=8195 二进制数1111111111111100b= -4 对DSP芯片而言，参与数值运算的数就是16位的整型数。
但在许多情况下,数学运算过程中的数不一定都是整数。
那么，DSP芯片是如何处理小数的呢？应该说，DSP芯片本身无能为力。
那么是不是说DSP 芯片就不能处理各种小数呢?当然不是。
这其中的关键就是由程序员来确定一个数的小数点处于16位中的哪一位。
这就是数的定标。
通过设定小数点在16位数中的不同位置，就可以表示不同大小和不同精度的小数了。
数的定标有Q表示法和S表示法两种。
表1.1列出了一个16位数的16种Q表示、S表示及它们所能表示的十进制数值范围。
从表1.1可以看出，同样一个16位数，若小数点设定的位置不同,它所表示的数也就不同。
例如，16进制数2000H=8192，用Q0表示16进制数2000H=0。
25，用Q15表示但对于DSP芯片来说,处理方法是完全相同的。
从表1。
1还可以看出，不同的Q所表示的数不仅范围不同，而且精度也不相同。
Q越大，数值范围越小，但精度越高；相反,Q越小,数值范围越大，但精度就越低。
例如，Q0 的数值范围是一32768到+32767，其精度为1，而Q15的数值范围为—1到0.9999695，精度为1/32768=0.00003051.因此，对定点数而言，数值范围与精度是一对矛盾，一个变量要想能够表示比较大的数值范围，必须以牺牲精度为代价；而想精度提高，则数的表示范围就相应地减小。
第一章DSP例程
系统与DSP芯片 第一章 DSP系统与 系统与 芯片
1.2 DSP芯片 DSP芯片
1.2.1 DSP芯片的特点 芯片的特点
(1)在一个指令周期内可完成一次乘法和一次加法运算。 在一个指令周期内可完成一次乘法和一次加法运算。 在一个指令周期内可完成一次乘法和一次加法运算 (2)程序和数据空间分开，可以同时访问指令和数据。 程序和数据空间分开，可以同时访问指令和数据 程序和数据空间分开 (3)具有快速 具有快速RAM。 具有快速 。 (4)具有低开销或无开销循环及跳转的硬件支持。 具有低开销或无开销循环及跳转的硬件支持。 具有低开销或无开销循环及跳转的硬件支持 (5)快速的中断处理和硬件 支持。 快速的中断处理和硬件I/O支持 快速的中断处理和硬件 支持。 (6)具有在单周期内操作的多个硬件地址产生器。 具有在单周期内操作的多个硬件地址产生器。 具有在单周期内操作的多个硬件地址产生器 (7)可以并行执行多个操作。 可以并行执行多个操作。 可以并行执行多个操作 (8)流水线操作，取指、译码和执行等操作可以并行执行。 流水线操作，取指、译码和执行等操作可以并行执行。 流水线操作 (9)为适应一般系统的开发，片内具有一定容量的闪存(Flash 为适应一般系统的开发，片内具有一定容量的闪存 为适应一般系统的开发 Memory,简写为 简写为FLASH),可使得系统的体积更小。 可使得系统的体积更小。 简写为 可使得系统的体积更小 退出
退出
系统与DSP芯片 第一章 DSP系统与 系统与 芯片 (3)专用的硬件乘法器：通用微处理器中的乘法指令往往需要 专用的硬件乘法器： 专用的硬件乘法器 多个指令周期，而由于DSP芯片具有专用的硬件乘法器，使 芯片具有专用的硬件乘法器， 多个指令周期，而由于 芯片具有专用的硬件乘法器 得乘法可在一个指令周期内完成，还可以与加法并行进行， 得乘法可在一个指令周期内完成，还可以与加法并行进行， 即完成一个乘法和加法只需一个指令周期。可见， 即完成一个乘法和加法只需一个指令周期。可见，高速的乘 法指令和并行操作大大提高了DSP处理器的性能。 处理器的性能。 法指令和并行操作大大提高了 处理器的性能 (4)特殊的 特殊的DSP指令：DSP芯片采用了一些特殊指令，这些特 指令： 芯片采用了一些特殊指令， 特殊的 指令 芯片采用了一些特殊指令 殊指令进一步提高了DSP芯片的处理能力。 芯片的处理能力。 殊指令进一步提高了 芯片的处理能力
DSP原理及应用-(修订版)--课后习题答案
第一章：1、数字信号处理的实现方法一般有哪几种？答：数字信号处理的实现是用硬件软件或软硬结合的方法来实现各种算法。
(1) 在通用的计算机上用软件实现；(2) 在通用计算机系统中加上专用的加速处理机实现；(3) 用通用的单片机实现，这种方法可用于一些不太复杂的数字信号处理，如数字控制；(4)用通用的可编程 DSP 芯片实现。
与单片机相比，DSP 芯片具有更加适合于数字信号处理的软件和硬件资源，可用于复杂的数字信号处理算法；(5) 用专用的 DSP 芯片实现。
在一些特殊的场合，要求的信号处理速度极高，用通用 DSP 芯片很难实现（ 6）用基于通用 dsp 核的asic 芯片实现。
2、简单的叙述一下 dsp 芯片的发展概况？答：第一阶段， DSP 的雏形阶段（ 1980 年前后）。
代表产品： S2811。
主要用途：军事或航空航天部门。
第二阶段， DSP 的成熟阶段（ 1990 年前后）。
代表产品： TI 公司的 TMS320C20主要用途：通信、计算机领域。
第三阶段， DSP 的完善阶段（ 2000 年以后）。
代表产品：TI 公司的 TMS320C54 主要用途：各个行业领域。
3、可编程 dsp 芯片有哪些特点？答： 1、采用哈佛结构（ 1）冯。
诺依曼结构，（ 2）哈佛结构（ 3）改进型哈佛结构2、采用多总线结构 3.采用流水线技术4、配有专用的硬件乘法-累加器5、具有特殊的 dsp 指令6、快速的指令周期7、硬件配置强8、支持多处理器结构9、省电管理和低功耗4、什么是哈佛结构和冯。
诺依曼结构？它们有什么区别？答：哈佛结构：该结构采用双存储空间，程序存储器和数据存储器分开，有各自独立的程序总线和数据总线，可独立编址和独立访问，可对程序和数据进行独立传输，使取指令操作、指令执行操作、数据吞吐并行完成，大大地提高了数据处理能力和指令的执行速度，非常适合于实时的数字信号处理。
冯。
诺依曼结构：该结构采用单存储空间，即程序指令和数据共用一个存储空间，使用单一的地址和数据总线，取指令和取操作数都是通过一条总线分时进行。
DSP完整版
第一.二章1 DSP芯片的结构特点？答：（1）改进的哈弗结构 1，哈弗结构 DSP处理器将程序代码和数据的存储空间分开，各有自己的地址总线和数据总线。
（目的是为了同时取指令和取操作数，并进行指令和数据的处理，从而大大提高运算速度） 2.，改进的哈弗结构在改进的哈弗结构的基础上，使得程序的代码和数据的存储空间之间也可以进行数据的传送。
（2）多总线结构多总线结构可以保证在一个机器周期内多次访程序和数据的空间。
TMS320C54X内有P,C,D,E4条总线。
P:传送取自ROM的指令代码和立即数；C,D：传送从RAM读出的操作数；E:传送写入到RAM中的数据。
(3)流水线技术将指令的各个部分驻重叠起来执行，而不是一条指令执行完之后，才开始执行下一条指令。
第一条指令去指后，在译码时，第二条指令就取值，第一条指令取数时，第二条指令译码，而第三条指令就考试取值。
（4）多处理单元（5）特殊的DSP指令（6）指令周期短功能强（7）运算精度高（8）丰富的外设（9）功耗低DSP最重要的特点是：特殊的内部结构，强大的信息处理能力及较高的运行速度。
2DSP分为两种：1，定点DSP，数据采用定点方式表示，正数表示是方法和小数表示方法。
2.浮点DSP，数据既可以表示成整数，也可以表示成浮点数。
3 DSP芯片可以归纳为三大系列：（1）TMS320C2000系列：适用于控制领域TMS320P2407（2）TMS320C5000 系列：应用与通信领域TMS320C54X(3)TMS320C6000系列：应用于图像处理TMS320C60X区别：三者CPU内部结构相同，片内存储器，外设电路配置不同。
4：TMS320C54X的内部结构：（1）CPU 包括算术逻辑运算单元，乘法器，累加器，移位寄存器，各种专门用途的寄存器，地址生成器及内部总线。
1，先进的总线结构（1条程序总线，3条数据总线和4条地址总线）2，位算术逻辑运算单元，包括1个40位桶形移位寄存器和2个独立的40位累加器3,17×17位并行乘法器，与40为专用加法器相连，用于非流水线是单周期乘法/ 累加运算（4）比较，选择，存储空间：用于加法/比较选择（5）指数编码器：可以在单个周期内计算40位累加器中数值的指数（6）双地址生成器：包括8位辅助寄存器和2个辅助寄存器算术运算单元（2）存储器系统包括片内的程序ROM，片内单访问的数据RAM和双访问的数据RAM，外接存储器接口。
数字信号处理基础pptDSP第01章
例1-10 h(n)= anu(n) 该系统是因果系统，当0< |a| < 1时系统稳定
§1.4 N阶线性常系数差分方程
无限脉冲响应系统（IIR, Infinite Impulse Response）
M
N
y(n) bm x(n m) ak y(n k)，ak、bm是常数
m0
k 1
ak有非零值
n的有效
有效
n的有效
区间范围 数据长度 区间范围
有效 数据长度
x(n) [0, M1]
M
h(n) [0, N1]
N
y(n) [0, MN2] MN1
[nxl, nxu]
[nhl, nhu]
[nxl nhl, nxu nhu]
nxunxl1
nhunhl1
nxu nhu nxlnhl1
x(n)={1, 2, 3}，0 n 2， M = 3 h(n)={1, 2, 2, 1}，0 n 3， N = 4 y(n)={1, 4, 9, 11, 8, 3}，0 n 5，M N 1 = ulse Response）
M
y(n) bm x(n m)
m0
差分方程的求解方法 ➢时域方法
例1-8 T[ x1(n)] nx1(n) x1(n 1) 3 T[ x2 (n)] nx2 (n) x2 (n 1) 3 T[ax1(n) bx2 (n)] n[ax1(n) bx2 (n)] ax1(n 1) bx2 (n 1) 3
≠ aT[ x1(n)] bT[ x2 (n)] n[ax1(n) bx2(n)] ax1(n 1) bx2(n 1) 3(a b)
T[ax1(n) bx2 (n)] aT[ x1(n)] bT[ x2(n)]
DSP概述
号的处理。
5. 具有特殊的DSP指令
为了满足数字信号处理的需要，在DSP的指令系统 中，设计了一些完成特殊功能的指令。 如：TMS320C54x中的FIRS和LMS指令，专门用于 完成系数对称的FIR滤波器和LMS算法。
6.快速的指令周期
由于采用哈佛结构、流水线操作、专用的硬件乘 法器、特殊的指令以及集成电路的优化设计，使指令 周期可在6.6ns以下。如：TMS320F2812的运算速度 为150MIPS，即150百万条指令/秒。
7.硬件配置强
丰富的片上存储器类型：片内集成RAM、ROM、Flash 及双口RAM等存储空间； 丰富的片上外部设备：定时器、比较器、捕捉器、PWM 、异步串口、同步串口、DMA控制器、A/D和通用I/O口、 看门狗等； JTAG（Joint Test Action Group）标准测试接口（IEEE 1149标准接口）：便于对DSP作片上的在线仿真。
外部存储 器接口
冯· 诺伊曼结构
（b）哈佛（Harvard）结构
该结构采用双存储空间，程序存储器和数据存储器分 开，有各自独立的程序总线和数据总线，可独立编址和独
立访问，可对程序和数据进行独立传输，使取指令操作、
指令执行操作、数据吞吐并行完成，大大地提高了数据处 理能力和指令的执行速度，非常适合于实时的数字信号处 理。微处理器的哈佛结构如下图所示。
数字信号处理的实现是用硬件、软件或软硬结合的 方法来实现各种算法。数字信号处理的实现一般有以下 几种方法：
专用DSP芯片
用基于通用DSP核的ASIC芯片实现。随着专用集成电 路ASIC(Application Specific Integrated Circuit)的广泛使用， 可以将DSP的功能集成到ASIC中。一般说来，DSP核是通 用DSP器件中的CPU部分，再配上用户所需的存储器(包括 Cache、RAM、ROM、FLASH、EPROM)和外设(包括串口、 并口、主机接口、DMA、定时器等)，组成用户的ASIC。
第一章 数字信号处理(DSP)基础知识
模数拟字信号 大连理工大学出版社
1.1 信号
1.1.2 信号的种类
1 模拟信号与数字信号
模拟信号的典型特征就是一种连续变化的信号，在数学上可以用 连续出数描述，图形上处处为光滑点、无间断。
1.2.2 信号的处理
1 采样
❖ 如果用δ函数表示τ→0时的载波信号P(t)，且记为Q(t)，则有
Q(t)= δ(t-n T)
❖ 理想采样时的输出信号是τ→0时的载波信号O(t)，用M(t)表 示：
M(t)= I(t) Q(t) 或 M(t)= I(t)δ(t-n T)
❖ 考虑到δ函数的性质，只有当t=n T时为非零单位值，则有：
f(t)
f(2t)
-1
+1
t
-2 0 + 2 t
(1)a = 0.5三 角 波
f(t)
f(2t)
t
-1
+1
t -2 0 + 2
(2)a = 0.5方 波
信号的扩展
大连理工大学出版社
1.2 信号的检测与处理
1.2.2 信号的处理
3 抽取与内插 ❖ 将离散信号f(n)变换成f(Nn)(N为正整数)的过程称为抽取，
数字信号的特征是非连续性。在某一个时刻，信号电压（或电流） 会发生突然变化，突然升高或突然降低。在数字信号中最典型的是矩 形波信号，又称为矩形波脉冲。电信号持续一段时间不变的电压被称 为电平，矩形波脉冲由高点平和低点平交替形成。高低电平可以用二 进制数的“1”和“0”来表示。如果用“1”表示高电平，那么“0” 就表示低电平，由此二进制数广泛用于数字信号的表示及处理中。
dsp电子书
冯·诺依曼结构（P5）通用微处理器，存储器结构为冯·诺依曼结构。
程序存储器和数据存储器共用一个公共的存储空间和单一的地址和数据总线。
哈佛结构它是一种并行体系结构，其主要特点是将程序和数据存储在不同的存储空间中，每个存储器独立编址，独立访问。
系统中设计了程序总线和数据总线两条总线，从而使数据的吞吐率提高了1倍。
TMS320系列DSP芯片更在基本的哈佛结构上作了改进，一是允许数据存放在程序存储器中，并能被算术运算指令直接使用，增强了芯片的灵活性；二是指令存储在高速缓冲器中，当执行此指令时，不需要再从存储器中读取指令，节约了一个指令周期的时间。
（54xx系列的DSP总线结构改进的哈佛结构：1组程序总线，3组数据总线，4组地址总线）流水线操作（P6）DSP芯片采用多组总线结构，允许CPU同时进行指令和数据的访问。
因而可在内部实行流水线操作。
TMS320系列处理器的流水线深度从2-6级不等，也就是说，处理器可以并行处理2-6条指令，每条指令处于流水线上的不同阶段。
在6级流水线操作中，DSP每执行一条指令，需要经过预取指、取指、译码、寻址、取操作数和执行等流水线阶段。
这些操作可以独立的处理，这可使指令的执行能够完全重叠。
这样就增强了处理器的处理能力。
（1）指令送到总线－占用总线运行－运行结束释放总线（2）指令送到总线－占用总线运行－运行结束释放总线（3）指令送到总线－占用总线运行－运行结束释放总线流水线冲突的几个问题？中央处理器单元（P26）乘法器/加法器单元作用和相互之间的关系（P27，作业）⏹乘法器/加法器在一个单指令周期内完成17x17-bit的二进制补码乘法运算和一个40-bit的加法运算。
⏹乘法器/加法器单元由以下部分组成：乘法器，加法器，有符号/无符号输入控制，分数控制，零检测器，舍入器（二进制补码），溢出/饱和逻辑和暂存器（TREG）。
⏹乘法器有两个输入：一个是从TREG，数据存储器操作数，或一个累加器中选择；另一个则从程序存储器，数据存储器，一个累加器或立即数中选择。
手把手教你DSP课件解读
第5章CCS3.3的常用操作
5.1了解CCS3.3的布局和结构
5.2编辑代码时的常用操作
5.3编辑完成后常用的操作
5.4调试时常用的操作
5.2.1创建新的工程 5.2.2打开已存在的工程 5.2.3新建一个文件 5.2.4向工程添加文件 5.2.5移除工程中的文件 5.2.6给工程添加库文件 5.2.7查找变量 5.2.8替换变量 5.2.9查看源码
13.6.1ADC校正的原理 13.6.2ADC校正的措施 13.6.3手把手教你写ADC校正的软件算法
第14章串行通信接口SCI
14.1SCI模块的概述 14.2SCI模块的工作原理 14.3SCI多处理器通信模式 14.4SCI模块的寄存器 14.5手把手教你写SCI发送
和接收程序
14.1.1SCI模块的特点 14.1.2SCI模块信号总结
特别适合于数字信号处理运算 单片机，ARM，FPGA 哈佛结构，程序空间和数据空间分开，CPU可以同时访问指令和
数据； 在一个指令周期内可以完成一次乘法和一次加法运算； 片内具有快速RAM，通常可以通过独立的数据总线在程序空间和
数据空间同时访问； 具有低开销或无开销循环及跳转的硬件支持； 具有快速的中断处理和硬件I/O支持； 可以并行执行多个操作； 支持流水线操作，使得取址、译码和执行等操作可以重叠执行。
第16章增强型控制器局域网通信接口eCAN
16.1CAN总线的概述 16.2CAN2.0B协议 16.3X281xeCAN模块的概述 16.4X281xeCAN模块的寄存器 16.5X281xeCAN模块的配置 16.6eCAN模块的中断 16.7手把手教你实现CAN通信
16.1.1什么是CAN 16.1.2CAN是怎样发展起来的 16.1.3CAN是怎样工作的 16.1.4CAN有哪些特点 16.1.5什么是标准格式CAN和扩展格 式CAN
DSP原理及应用课后答案
第二章3、处理器工作方式状态寄存器PMST 中的MP/MC、OVLY 和DROM 三个状态位对C54x的存储空间结构各有何影响？当OVLY= 0 时，程序存储空间不使用内部RAM。
当OVLY= 1 时，程序存储空间使用内部RAM。
内部RAM 同时被映射到程序存储空间和数据存储空间。
当MP/ MC=0 时，4000H~EFFFH 程序存储空间定义为外部存储器；F000H~FEFFH 程序存储空间定义为内部ROM；当MP/ MC=1 时，4000H~FFFFH 程序存储空间定义为外部存储。
DROM=0：0000H~3FFFH——内部RAM ；4000H~FFFFH——外部存储器；DROM=1 ：0000H~3FFFH——内部RAM；4000H~EFFFH——外部存储器；F000H~FEFFH——片内ROM；FF00H~FFFFH——保留。
4 、TMS320C54x 芯片的片内外设主要包括哪些电路？①通用I/O 引脚②定时器③时钟发生器④主机接口HPI⑤串行通信接口⑥软件可编程等待状态发生器⑦可编程分区转换逻辑5、TMS320C54x 芯片的流水线操作共有多少个操作阶段？每个阶段执行什么任务？完成一条指令都需要哪些操作周期？六个操作阶段:①预取指P;将PC 中的内容加载PAB ②取指F; 将读取到的指令字加载PB③译码D; 若需要，数据1 读地址加载DAB；若需要，数据2 读地址加载CAB；修正辅助寄存器和堆栈指针④寻址A; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB⑤读数R; 数据1 加载DB；数据2 加载CB；若需要，数据3 写地址加载EAB；⑥执行X。
执行指令，写数据加载EB。
6、TMS320C54x 芯片的流水线冲突是怎样产生的？有哪些方法可以避免流水线冲突？答：’C54x 的流水线结构，允许多条指令同时利用CPU 的内部资源。
由于CPU 的资源有限，当多于一个流水线上的指令同时访问同一资源时，可能产生时序冲突。
DSP入门(献给初学者)
DSP入门(献给初学者)DSP的特点对于没有使用过DSP的初学者来说，第一个困惑就是DSP其他的嵌入式处理器究竟有什么不同，它和单片机，ARM有什么区别。
事实上，DSP也是一种嵌入式处理器，它完全可以完成单片机的功能。
唯一的重要的区别在于DSP支持单时钟周期的“乘-加”运算。
这几乎是所有厂家的DSP芯片的一个共有特征。
几乎所有的DSP处理器的指令集中都会有一条MAC指令，这条指令可以把两个操作数从RAM 中取出相乘，然后加到一个累加器中，所有这些操作都在一个时钟周期内完成。
拥有这样一条指令的处理器就具备了DSP功能具有这条指令就称之为数字信号处理器的原因在于，所有的数字信号处理算法中最为常见的算术操作就是“乘-加”。
这是因为数字信号处理中大量使用了内积，或称“点积”的运算。
无论是FIR滤波，FFT，信号相关，数字混频，下变频。
所有这些数字信号处理的运算经常是将输入信号与一个系数表或者与一个本地参考信号相乘然后积分（累加），这就表现为将两个向量（或称序列）进行点积，在编程上就变成将输入的采样放在一个循环buffer里，本地的系数表或参考信号也放在一个buffer里，然后使用两个指针指向这两个buffer。
这样就可以在一个loop里面使用一个MAC指令将二者进行点积运算。
这样的点积运算对与处理器来说是最快的，因为仅需一个始终周期就可以完成一次乘加。
了解DSP的这一特点后，当我们设计一个嵌入式系统时，首先要考虑处理器所实现的算法中是否有点积运算，即是否要经常进行两个数组的乘加，（记住数字滤波，相关等都表现为两个数组的点积）如果有的话，每秒要做多少次，这样就能够决定是否采用DSP，采用多高性能的DSP了。
浮点与定点浮点与定点也是经常是初学者困惑的问题，在选择DSP器件的时候，是采用浮点还是采用定点，如果用定点是16位还是32位？其实这个问题和你的算法所要求的信号的动态范围有关。
定点的计算不过是把一个数据当作整数来处理，通常AD采样来的都是整数，这个数相对于真实的模拟信号有一个刻度因子，大家都知道用一个16位的AD去采样一个0到5V的信号，那么AD输出的整数除以2^16再乘以5V就是对应的电压。
DSP第二章 6~8节
DSP增加了微堆栈，但同时堆栈也有所不同。 ’C24X系列有8级16位宽的硬件堆栈。当子程序调用或中断发生 时，程序地址产生逻辑把堆栈用于存储返回地址，自动装入栈顶， 该事件不附加时钟周期。
当子程序调用或中断服务子程序完成时，返回指令把返回地址 从堆栈顶部传送到程序计数器。
但应注意，堆栈的溢出不会有任何错误提示，这一点在使用时 应谨慎。 压栈前 压栈后
微堆栈（MSTACK）在重复执行时，这些指令使用PC使得第一 个操作数的地址增1，并且使用辅助寄存器算术单元（ARAU）产生 第二个操作数地址。 在使用这些指令时，返回地址被压入微堆栈（MSTACK） 。 重复指令执行完以后，微堆栈（MSTACK）的值被弹出并送至 程序地址产生逻辑。 微堆栈（MSTACK）操作对用户是不可见的，用户不能对其进 行任何操作。
程序地址寄存器 （PAR）亚周期
驱动地址总线
微堆栈 （MSTACK） 表/块移动
MUX POPD 指令
栈顶（TOS）
程序地址堆栈 8×16
程序地址总线（PAB）
数据写总线（DWEB） 图2.12 DSP控制器的程序地址的产生
返回
16位程序计数器（PC）是程序地址产生的核心，也称程序地址 指针，系统复位时（PC）置位为0000h（复位中断向量）。 上图 （PC）的内容经程序地址寄存器（PAR）驱动程序地址总线 （PAB），它同时为程序读和写提供地址，使CPU获得当前指令。
转移指令BACC和调用指令 由数据读总线DRDB从累加器ACC低位字得到转移 CALA 或调用地址
程序读总线（PRDB）
数据读总线（DRDB）
转移BACC或调用CALA指令 中断、分支或调用
程序控制
MUX
从子程序返回
dsp原理及应用第二章
FDFFH FE00H
External DARAM B0 256/512 words CNF=1 (External if CNF=0) Reserved
FEFFH FF00H FFFFH
Software interrupts
LF2407系列DSP的程序存储器映射图
程序存储器分配情况
• 该64K空间可分为如下几个部分： • 按功能划分 – 0000H~003FH：中断服务程序入口 – 0040H~FDFFH：用户程序区 – FE00H~FEFFH：用户程序区，由双口存储器构成 – FF00H~FFFFH：保留区 • 按物理构成划分 – 0000H~7FFFH：MP/ MC=0时，由32K字片内ROM提供； MP/ MC=1时，由片外程序存储器提供 – 8000H~FDFFH：由片外程序存储器提供 – FE00H~FEFFH：CNF=1且 MP/ MC=0时，由片内DARAM 的B0区提供，否则，由片外程序存储器提供 – FF00H~FFFFH：由片外程序存储器提供
15~13 ARB 12 CNF 11 TC 10 SXM 9 C 8~5 保留 4 3~2 保留 1~0
XF
PM
§2.3 存储器和I/O空间
• • • • TMS320C240X系列DSP芯片的存储器共244K字，可 分为4个独立空间： 64K字程序空间 64K字局部数据空间 32K字全局数据空间 64K字I/O空间 其中，程序空间占用PAB和PRDB；局部数据空间、 全局数据空间及I/O空间共用总线DRAB、DRDB、 DWAB及DWDB。
**0+
*0-
加上索引量
减去索引量
LACC*0＋用当前AR所指的数据存储器地址中的 内容装载累加器，后当前AR＋AR0
DSP第一第二章可做小条
第一章，DSP技术概述1.DSP是什么？DSP芯片又是什么？二者区别？1）Digtial Signal Processing代表数字信号处理技术，理论，算法。
2）Digital Signal Processor 代表数字信号处理器，既DSP芯片。
3）前者是理论和计算方法上的技术，后者是指实现这些技术的通用或专用可编程微处理器芯片。
2.DSP 芯片按数据格式分类：定点DSP和浮点DSP，3.字长：计算机一次能够处理的二进制数的位数。
4.存储空间由地址总线的位数决定。
5.堆栈方式：向下生长型6.定点DSP，TMS320C2x，TMS320C2xx，TMS320C5x，TMS320C54x浮点DSP，TMS350C3x，TMS320C4x和TMS320C8x，多处理器：TMS320C6x7.MAC时间，一次乘法和一次加法的时间，大部分DSP芯片可在一个指令周期内完成一次乘法和一次加法操作。
8.流水线技术是将指令的各个步骤重叠起来执行，而不是一条指令执行完成后，才开始执行下一条指令。
第二章，DSP芯片结构介绍9.存储器映像寄存器：指用0页数据存储器来当做寄存器用，而不专门设计制作寄存器从而可简化设计，并增加数据储存器的使用灵活性，10.桶形移位寄存器范围：左移最多31位，右移最多16位。
11.递增：压：先SP+1，再入栈；弹：先弹栈，再SP-1。
12.MP/MC：微处理器/微型计算机工作方式位MP/MC=0，允许使能并寻址片内ROM；MP/MC=1，不能利用片内ROM。
13.OVLY可以允许片内双寻址数据RAM块映射到程序空间，OVLY=0，只能在数据空间而不能在程序空间寻址在片RAM；OVLY=1片内RAM，可以映像到程序空间和数据空间，但是数据页0（0h~7Fh）不能映像到程序空间。
14.TSM320C54x芯片在提高芯片运算速度方面采用了哪些措施？1）采用了单个指令周期实现乘加运算的处理技术；单周期实现多个运算单元并行处理；数据搬运工作由DMA处理，无需CPU干涉；提供针对高级数学运算（指数，开方，FFT等）的密函数。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一章，DSP技术概述
1.DSP是什么？DSP芯片又是什么？二者区别？
1）Digtial Signal Processing代表数字信号处理技术，理论，算法。
2）Digital Signal Processor 代表数字信号处理器，既DSP芯片。
3）前者是理论和计算方法上的技术，后者是指实现这些技术的通用或专用可编程微处理器芯片。
2.DSP 芯片按数据格式分类：定点DSP和浮点DSP，
3.字长：计算机一次能够处理的二进制数的位数。
4.存储空间由地址总线的位数决定。
5.堆栈方式：向下生长型
6.定点DSP，TMS320C2x，TMS320C2xx，TMS320C5x，TMS320C54x
浮点DSP，TMS350C3x，TMS320C4x和TMS320C8x，
多处理器：TMS320C6x
7.MAC时间，一次乘法和一次加法的时间，大部分DSP芯片可在一个指令周期内完成一次乘法和一次加法操作。
8.流水线技术是将指令的各个步骤重叠起来执行，而不是一条指令执行完成后，才开始执行下一条指令。
第二章，DSP芯片结构介绍
9.存储器映像寄存器：指用0页数据存储器来当做寄存器用，而不专门设计制作寄存器从而可简化设计，并增加数据储存器的使用灵活性，
10.桶形移位寄存器范围：左移最多31位，右移最多16位。
11.递增：压：先SP+1，再入栈；
弹：先弹栈，再SP-1。
12.MP/MC：微处理器/微型计算机工作方式位
MP/MC=0，允许使能并寻址片内ROM；
MP/MC=1，不能利用片内ROM。
13.OVLY可以允许片内双寻址数据RAM块映射到程序空间，OVLY=0，只能在数据空间而不能在程序空间寻址在片RAM；OVLY=1片内RAM，可以映像到程序空间和数据空间，但是数据页0（0h~7Fh）不能映像到程序空间。
14.TSM320C54x芯片在提高芯片运算速度方面采用了哪些措施？
1）采用了单个指令周期实现乘加运算的处理技术；单周期实现多个运算单元并行处理；数据搬运工作由DMA处理，无需CPU干涉；提供针对高级数学运算（指数，开方，FFT等）的密函数。
2）数据总线（CB DB和EB），将内部各单元（如CPU，数据地址生成电路，程序地址产生逻辑，在片外围电路，以及数据存储器）连接在一起，其中CB和DB传送独自数据存储器的操作数，EB传送写到存储器的数据。
3）地址总线（PAB,CAB,DAB和EAB）：传送执行指令所需的地址。
16.DSP采用多处理单元结构有何好处？
可完成巨大运算量的多处理器系统，即将算法划分给多个处理器，借助高速通信接口来实现计算任务并行处理的多处理器阵列。
17.TSM320C54x芯片的CPU主要包括哪些部分？它们的功能是什么？
1）算术逻辑运算单元（ALU），可完成宽范围的算术逻辑运算；
2）累加器A和B：可用于存放从ALU或乘/加单元输出的数据，也能输入数据到ALU或乘/加单元;
3)桶形移位器:对输入数据进行0~31位的左移，和0~16位的右移；
4）乘法器/加法器：可在一个指令周期里完成17*17位的进制补码乘法运算，也可在一个流水线状态周期内完成一个乘法累加（MAC）运算，
5）比较，选择和存储单元：专为Visterb算法设计的进行加法/比较/选择（ACS）运算的硬件单元；
6）指数编码器：用于支持单周期指令EXP的专用硬件，它可以求出累加器的指数值，并以2的补码方式存到T寄存器中，
7）CPU状态和控制寄存器：ST0和ST1中包含有各种工作条件和工作方式的状态；PMST中包含存储器的设置状态，及其他控制信息，
18.累加器A和B的作用是什么？它们有何区别？
作用：同17.2）在执行MIN和MAX指令或者并行指令时都要用到它们，这时，一个累加器加载数据，另一个完成预算。
区别：累加器A的31~16位可以用作乘法器的一个输入。
19.STO.ST1.PMST的作用是什么？它们是如何影响DSP工作过程的？
见书P23-P26
20.C54x的总存储空间为192k字，它们由3个可选择的存储空间构成，即64k字的程序存储空间，64k字的数据存储空间和64k字的I/O空间。
21.RAM有两种：单寻址RAM（SARAM）和双寻址RAM （DARAM）：一个周期内访问两次与片外存储器相比，片内存储器具有不需插入等待状态，成本和功耗低等优点。
22.试述三种存储器空间的各自作用是什么？
1）程序存储空间:用于存放要执行的指令和指令执行中所用的系列表；
2）数据存储空间：存放执行指令所用的数据
3）I/O存储空间：与存储器映像外围设备相连接，也可以作为附加的数据存储空间使用。
23.片内DARAM可否用作程序空间？对哪些情况要用两个机器周期才能访问到存储器？
可以。
1）对数据ROM的双操作数寻址时，如果操作数驻留在同一块内，则需要2个周期
2）外围电路寄存器用于对外围电路的控制和存放数据，对它们寻址需要用2个机器周期。
24.定时器由哪些寄存器组成？它们是如何工作的？
定时器寄存器（TIM）、定时器周期寄存器（PRD）和定时器控制寄存器（TCR）
1）标准同步串行口（SP）、缓冲同步串行口（BSP）、多路缓冲串口（McBSP）和时分多路串行口（TDM）
2）串行口由16位数据接受寄存器（DRR）、数据发送寄存器（DXR）、接收移位寄存器（RSR）、发送移位寄存器（XSR）以及控制电路所组成
27.C54x通过插入外部接口由数据总线、地址总线以及一组控
制信号组成，通过独立的空间选择信号DS、PS和IS将物理空间分开
28.C54x通过插入等待状态寻址不同速度的外围设备。
29.存储器读操作只需要一个机器周期。
30.如果I/O读/写操作紧跟在存储器读/写操作之后，则I/O读/写操作需要至少3个周期。
31.软件中断只由程序指令INTR，TRAP或RESET要求的中断，硬件中断指由外围设备信号要求的中断，有两种引发形式，1.受外部中断口信号触发的外部硬件中断2.受片内外围电路信号触发的内部硬件中断。
32.中断向量地址是由PMST寄存器中的IPTR（中断向量指针9位）和左移2位后的中断向量序号（中断向量序号0~31，左移2位后变成7位）所组成。
1.立即数寻址：这种寻址在指令中已经包含有执行指令所需要的操作数，在操作数前面加#字号来说明该操作数位立即数。
2.冯·诺依曼结构应用微处理的程序代码和数据，公用一个公共的存储空间和单一的地址与数据总线，程序存储器区与数据存储区通过识到不同的地址区间来实现的
3.哈佛结构：DSP处理器将程序代码和数据的存储空间分开，各有自己的地址与数据总线。
4.改善的哈佛结构：在哈佛结构的基础上，使程序代码空间和数据存储空间可以进行一定的空间应用，那可以将部分数据放在程序空间和将部分程序放在数据空间。
5.主机接口如何将主机传送来的两个连续的字节，按照**的规则组成16位数给C54x规则如下：HP2c中的BOB位为字节选择位决定第一个字节或第二个字节，作为16位字的高字节还是低字节。
BOB=1，第一个字节作为低字节，BOB=0，第一个字节作为高字节。