设计带屏蔽中断优先级排队电路
计算机组成原理第7,9章作业
习题八8.1 解释下列名词系统总线三态门总线事务总线复用突发传输总线仲裁数据传输模式总线事务分离波特率8.2简要回答下列问题4)集中式总线控制方下，确定总线使用权优先级的方法有哪几种？各有什么特点？5)影响总线性能的因素有哪些?6)什么是突发传输模式?采用突发传输模式有什么优点?8.5有4个设备A、B、C、D的响应优先权为D>B>A>C，画出串行链式排队电路。
8.6 有4个设备A、B、C、D的响应优先权为A>B>C>D，试画出独立请求方式的排队电路。
8.7假定有一个具有以下性能的系统1)存储器和总线系统支持大小为4-16个32位字的数据块访问;2)总线的时钟周期频率为200MHZ，总线宽度为64位，每64位数据的传输需要一个时钟周期，向存储器发送一个地址需要一个时钟周期；每个总线操作之间需要2个总线周期(设一次存储之前总线总是处于空闲状态);3)对最初的4个字的访问时间为200ns,随后的4个字能在20ns的时内被读取,假定总线传输数据的操作可以与读下4个字的操作重叠进行。
读操作中，分别用4个字的数据块和16个字的数据块传输256个数据，计算机两种情况下总线传输的带宽和每秒中总线事务的次数。
（说明：一个总线传输操作包含一个地址和紧随其后的数据）习题九9.1解释下列名词中断中断处理优先级中断屏蔽多重中断中断向量中断响应优先级中断隐指令9.2 简要回答下列问题1)什么是接口?它有哪些功能?5)比较单级中断和多重中断处理流程的异同点.6)中断隐指令完成什么功能?7)为什么在保护现场和恢复现场的过程中,CPU必须关中断?9.4 设某机有5级中断；L0，L1，L2，L3，L4，其中断响应优先次序为：L0最高，L1次之，L4最低。
现在要求将中断处理次序改为L1->L3->L0->l4->L2，试问：(1)表9.4所示的中断屏蔽字该如何设置(“0”表示允许中断，“1”表示中断屏蔽)?(2)若这5级中断同时都发出中断请求，按更改后的次序画出进入各级中断处理程序的过程示意图。
单片机中断优先级
单片机中断优先级一．实验目的1.掌握AT89C51单片机中断优先级和优先权。
2.用PROTEUS设计、仿真基于AT89C51单片机的中断优先级3.掌握中断编程。
单片机主程序控制P0口数码管循环显示0~8；外中断0（INT0）、外中断1（INT1）发生时分别在P2、P1口依次显示0~8；INT1为高优先级，INT0为低优先级。
本仿真借助PROTEUS 仿真功能形象直观演示了AT89C51单片机高低两级优先级工作原理。
高优先级可中断低优先级，但低优先级的中断请求不能中断高优先级，同一优先级不能相互中断。
二．Proteus电路设计1.从PROTEUS库中选取元器件（1）AT89C51：单片机（2）RES、RX8、RESPACK-8：电阻、8排阻、带公共端的排阻；（3）7SEG-COM-AN-GRN：带公共端共阳七段绿色数码管（4）BUTTON：按钮（5）CAP、CAP-ELEC：电容、电解电容（6）CRYSTAL：晶振2. 放置元器件、放置电源和地、连线、元器件属性设置、电气检测中断优先级的仿真电路原理图如下（1）排阻：RESPACK-8（RP2）所示，在本电路中作P0口的上拉电阻，默认阻值如下图所示，在Component Value一栏中显示元器件名RESPACK-8，在此可更改阻值。
（2）总线连线法：P0口的接线采用总线方式，（1）选择总线按钮（2）绘制方法：与普通电线的绘制方法一样，选择合适起点、终点单击。
若终点在空白处，左双击结束连线。
起点、终点可以是总线引脚、已有的总线或是空白处。
（3）电线与总线连接：把总线当做电线连接的一个终端，照常规连线即可。
（4）电线标注：与P0.0~P0.6相连的线标签名依次为P00~P06。
本电路中P0口的上拉电阻通过总线与P0口相连，演示主程序的数码管的限流电阻通过总线与P0相连，这些都需要电线标注，以表明正确的电气连接。
单击标签（Label）按钮后，单击引脚P0.0与总线相连的电线，弹出线标签编辑框如图所示。
2021年枣庄职业学院计算机应用技术专业《计算机组成原理》科目期末试卷B(有答案)
2021年枣庄职业学院计算机应用技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、主存与Cache间采用全相联映射方式，Cache容量4MB，分为4块，每块lMB，主存容量256MB。
若主存读/写时间为30ms，Cache的读/写时间为3ns，平均读/写时间为3.27ms，则Cache的命中率为（）。
A.90%B.95%C.97%D.99%2、地址线A15~A0（低），若选取用16K×1位存储芯片构成64KB存储器，则应由地址码（）译码产生片选信号。
A.A15，A14B.A0，AlC.A14，A13D.A1，A23、在定点机中执行算术运算时会产生溢出，其根本原因是（）。
A.主存容量不够B.运算结果无法表示C.操作数地址过大D.栈溢出4、有如下C语言程序段：（）short si=-32767；unsigned short usi=si；执行上述两条语句后，usi的值为A.-32767B.32767C.32768D.327695、假设编译器规定int 和shot类型长度分别为32位和16位，若有下列C语言语句：unsigned short x=65530；unsigned int y=x；得到y的机器数为（）。
A.00007FFAHB.0000 FFFAHC.FFFF 7FFAHD.FFFF FFFAH6、总线的通信控制主要解决（）问题。
A.由哪个主设备占用总线B.通信双方如何获知传输开始和结束C.通信过程中双方如何协调配合D.B和C7、在计数器定时查询方式下，正确的描述是（）。
A.总线设备的优先级可变B.越靠近控制器的设备，优先级越高C.各设备的优先级相等D.对硬件电路故障敏感8、某计算机主频为1.2GHz，其指令分为4类，它们在基准程序中所占比例及CPI如下表所示。
该机的MIPS数是（）。
A.100B.200C.400D.6009、在计算机系统中，作为硬件与应用软件之间的界面是（）。
微机原理及接口技术问答题
“微机原理与接口技术”1. 微机系统的硬件由哪几部分组成？答：三部分：微型计算机（微处理器，存储器，I/0接口，系统总线），外围设备，电源。
2. 什么是微机的总线，分为哪三组？答：是传递信息的一组公用导线。
分三组：地址总线，数据总线，控制总线。
3. 8086/8088CPU的内部结构分为哪两大模块，各自的主要功能是什么？答：总线接口部件（BIU）功能：根据执行单元EU的请求完成CPU与存储器或IO设备之间的数据传送。
执行部件（EU），作用：从指令对列中取出指令，对指令进行译码，发出相应的传送数据或算术的控制信号接受由总线接口部件传送来的数据或把数据传送到总线接口部件进行算术运算。
4. 8086指令队列的作用是什么？答：作用是：在执行指令的同时从内存中取了一条指令或下几条指令，取来的指令放在指令队列中这样它就不需要象以往的计算机那样让CPU轮番进行取指和执行的工作，从而提高CPU的利用率。
5. 8086的存储器空间最大可以为多少？怎样用16位寄存器实现对20位地址的寻址？完成逻辑地址到物理地址转换的部件是什么？答：8086的存储器空间最大可以为2^20（1MB）；8086计算机引入了分段管理机制，当CPU寻址某个存储单元时，先将段寄存器内的内容左移4位，然后加上指令中提供的16位偏移地址形成20位物理地址。
6. 段寄存器CS＝1200H，指令指针寄存器IP=FF00H，此时，指令的物理地址为多少?指向这一物理地址的CS值和IP值是唯一的吗? 答：指令的物理地址为21F00H；CS值和IP值不是唯一的，例如：CS=2100H，IP=0F00H。
7. 设存储器的段地址是4ABFH，物理地址为50000H，其偏移地址为多少？答：偏移地址为54100H。
（物理地址=段地址*16+偏移地址）8. 8086/8088CPU有哪几个状态标志位，有哪几个控制标志位？其意义各是什么？答：状态标志位有6个： ZF，SF，CF，OF，AF，PF。
《微机原理与接口技术》习题解答7
《微机原理与接口技术》习题解答习题77.1 什么是中断？常见的中断源有哪几类？CPU响应中断的条件是什么？【解答】中断是指CPU在正常执行程序时，由于内部/外部时间或程序的预先安排引起CPU暂时终止执行现行程序，转而去执行请求CPU为其服务的服务程序，待该服务程序执行完毕，又能自动返回到被中断的程序继续执行的过程。
常见的中断源有：一般的输入/输出设备请求中断；实时时钟请求中断；故障源；数据通道中断和软件中断。
CPU响应中断的条件：若为非屏蔽中断请求，则CPU执行完现行指令后，就立即响应中断。
CPU若要响应可屏蔽中断请求，必须满足以下三个条件：①无总线请求；②CPU 允许中断；③CPU执行完现行指令。
7.2 简述微机系统的中断处理过程。
【解答】（1）中断请求：外设需要进行中断处理时，向CPU提出中断请求。
（2）中断响应：CPU执行完现行指令后，就立即响应非屏蔽中断请求。
可屏蔽中断请求，CPU若要响应必须满足三个条件。
（3）中断处理：保护现场、开中断、中断服务。
（4）中断返回：CPU执行IRET中断返回指令时，自动把断点地址从堆栈中弹出到CS 和IP中，原来的标志寄存器内容弹回Flags，恢复到原来的断点继续执行程序。
7.3 软件中断和硬件中断有何特点？两者的主要区别是什么？【解答】硬件中断由外部硬件产生，是由CPU外部中断请求信号触发的一种中断，分为非屏蔽中断NMI和可屏蔽中断INTR。
软件中断是CPU根据某条指令或者对标志寄存器的某个标志位的设置而产生的，也称为内部中断。
通常有除法出错中断、INTO溢出中断、INT n中断、断点中断和单步中断等。
两者的主要区别：硬件中断由外部硬件产生，而软件中断与外部电路无关。
7.4 中断优先级的排队有哪些方法？采用软件优先级排队和硬件优先级排队各有什么特点？【解答】软件优先级排队：各中断源的优先权由软件安排。
优点是电路比较简单，可以直接修改软件查询顺序来修改中断优先权，不必更改硬件。
中断判优先电路设计与实现
学术诚信声明本人声明：所呈交的报告（含电子版及数据文件）是我个人在导师指导下独立进行设计工作及取得的研究结果。
尽我所知，除了文中特别加以标注或致谢中所罗列的内容以外，报告中不包含其他人己经发表或撰写过的研究结果，也不包含其它教育机构使用过的材料。
与我一同工作的同学对本研究所做的任何贡献均己在报告中做了明确的说明并表示了谢意。
报告资料及实验数据若有不实之处，本人愿意接受本教学环节“不及格”和“重修或重做”的评分结论并承担相关一切后果。
本人签名: 日期：年月日沈阳航空航天大学课程设计任务书课程设计名称XXXX课程设计专业计算机科学与技术学生姓名班级学号题目名称起止日期2016 年 1 月 4 日起至2016 年 1 月15日止课设内容和要求：一、课程设计内容以COP2000实验仪、FPGA实验板为硬件平台，采用Xilinx Foundation F3.1 设计工具和COP2000仿真软件，设计并实现中断请求串行判优先电路的功能。
二、课程设计要求1．采用自上而下的设计方法，顶层设计建议采用原理图设计输入方式；底层设计输入方式自行选定；2．设计的电路应由中断请求触发器、中断向量寄存器和门电路等逻辑部件组成；3．能按中断优先权对各中断进行判优，采用8个中断源，中断设备码用8位二进制数表示；4．对设计电路进行功能仿真并验证其正确性，仿真数据由指导教师给出；5．实现编程下载和硬件测试；6．独立设计、调试、仿真、下载和硬件测试并通过指导教师现场验收；7．撰写课程设计报告。
参考资料：俸远祯. 计算机组成原理与汇编语言程序设计[M].北京：中央广播电视大学出版社，2002[2] 李芷，杨文显，卜艳萍. 微机原理与接口技术[M].北京：电子工业出版社，2005[3] 李平. 电子设计自动化快速入门教程[M].北京：高等教育出版社，2010教研室审核意见：教研室主任签字：指导教师（签名）年月日学生（签名）李遇塘2016 年 1 月15日课程设计总结：通过这次课程设计，我对计算机有了全新的认识，也发现了硬件对于计算机的重要性，作为一名计算机科学与技术的学生，不仅要学好软件方面的知识，更应该了解硬件知识。
微型计算机原理与接口技术第七章课后答案全文
第七章1. 什么叫中断？什么叫可屏蔽中断和不可屏蔽中断？答：当CPU正常运行程序时，由于微处理器内部事件或外设请求，引起CPU中断正在运行的程序，转去执行请求中断的外设(或内部事件)的中断服务子程序，中断服务程序执行完毕，再返回被中止的程序，这一过程称为中断。
可屏蔽中断由引脚INTR引入，采用电平触发，高电平有效，INTR信号的高电平必须维持到CPU响应中断才结束。
可以通过软件设置来屏蔽外部中断，即使外部设备有中断请求，CPU可以不予响应。
当外设有中断申请时，在当前指令执行完后，CPU首先查询IF位，若IF＝0，CPU就禁止响应任何外设中断；若IF＝1，CPU就允许响应外设的中断请求。
不可屏蔽中断由引脚NMI引入，边沿触发，上升沿之后维持两个时钟周期高电平有效。
不能用软件来屏蔽的，一旦有不可屏蔽中断请求，如电源掉电等紧急情况，CPU必须予以响应。
2. 列出微处理器上的中断引脚和与中断有关的指令。
答：INTR：可屏蔽中断请求输入引脚。
NMI：不可屏蔽中断请求输入引脚INTA：可屏蔽中断响应引脚INT n ：软件中断指令，其中n为中断类型号INTO：溢出中断，运算后若产生溢出，可由此指令引起中断。
CLI：中断标志位IF清0STI：置位中断标志位为13. 8086/8088系统中可以引入哪些中断？答：（1）外部中断两种外部中断：不可屏蔽中断NMI和可屏蔽中断INTR（2）内部中断内部中断又称软件中断，有三种情况引起：①INT n ：中断指令引起的中断②CPU的某些运算错误引起的中断：包括除法错中断和溢出中断③由调试程序debug设置的中断：单步中断和断点中断。
4. CPU响应中断的条件是什么？简述中断处理过程。
答：CPU响应中断要有三个条件：外设提出中断申请；本中断位未被屏蔽；中断允许。
可屏蔽中断处理的过程一般分成如下几步：中断请求；中断响应；保护现场；转入执行中断服务子程序；恢复现场和中断返回。
CPU在响应外部中断，并转入相应中断服务子程序的过程中，要依次做以下工作：⑴从数据总线上读取中断类型号，将其存入内部暂存器。
计算机系统结构中断屏蔽位讲解
计算机系统结构中断屏蔽位讲解计算机系统中断屏蔽位是指在计算机硬件中的一个标志位，用于控制系统是否屏蔽或响应中断请求。
中断屏蔽位的作用是保护系统的稳定性和可靠性，确保关键任务的顺利执行。
在计算机系统中，中断是一种重要的机制，用于处理来自外部设备或软件的异步事件。
当发生中断事件时，计算机会暂停当前执行的任务，转而去处理中断请求。
中断屏蔽位就是用来控制是否允许系统对中断请求进行响应。
中断屏蔽位通常是一个由硬件提供的寄存器中的一个标志位，它可以被设置为0或1，分别表示允许或禁止系统对中断请求进行响应。
当中断屏蔽位被设置为1时，系统会屏蔽掉所有中断请求，即使有中断事件发生，也不会对其进行响应。
而当中断屏蔽位被设置为0时，系统会允许对中断请求进行响应。
中断屏蔽位的设置可以通过指令来实现，当需要屏蔽中断时，可以通过将中断屏蔽位设置为1来禁止系统对中断请求的响应；而当需要允许中断时，可以通过将中断屏蔽位设置为0来允许系统对中断请求的响应。
中断屏蔽位的设置可以在不同的层次上进行，根据层次的不同，中断屏蔽位的作用范围也不同。
在硬件层面上，中断屏蔽位可以控制整个系统的中断响应；而在操作系统层面上，中断屏蔽位可以控制特定任务或进程的中断响应。
中断屏蔽位的设置是为了保护系统的稳定性和可靠性。
在某些情况下，系统可能需要屏蔽掉一些中断请求，以确保关键任务的顺利执行。
比如在进行数据传输或操作关键数据时，为了避免中断引起的数据错误，可以将中断屏蔽位设置为1，暂时禁止中断请求的响应。
而在其他情况下，系统可能需要响应中断请求，以及时处理来自外部设备或软件的异步事件。
中断屏蔽位的设置需要根据具体的应用场景和需求来进行调整。
在设计计算机系统时，需要考虑到系统的实时性、可靠性和性能等因素，合理设置中断屏蔽位，以达到最佳的系统性能和用户体验。
中断屏蔽位在计算机系统中起着重要的作用，它可以控制系统是否屏蔽或响应中断请求，保护系统的稳定性和可靠性。
优先权排队电路设计
千里之行，始于足下。
优先权排队电路设计优先权排队电路是一种常用的数字电路设计方法，用于管理并发处理的多任务系统。
它通过给每个任务分配一个优先级，然后根据优先级来确定任务的顺序执行，从而实现任务的排队和执行控制。
一般情况下，优先权排队电路设计包括两个主要部分：任务优先级编码和任务执行控制。
任务优先级编码将每个任务映射到一个唯一的二进制编码，用于比较任务的优先级。
任务执行控制根据任务的优先级编码和当前执行状态，确定下一个执行的任务。
任务优先级编码可以使用不同的方法实现，常见的有固定优先级编码和动态优先级编码。
固定优先级编码是将每个任务的优先级在设计时确定，并分配一个固定的二进制编码给每个任务。
这种编码方法简单明确，但不灵活，无法根据实际情况调整任务优先级。
动态优先级编码是根据任务的实时要求动态确定其优先级。
这种方法可以根据任务的实际情况灵活地调整任务的优先级，但需要更复杂的电路设计。
任务执行控制是优先权排队电路设计的核心部分。
任务执行控制根据当前执行状态和任务的优先级编码，确定下一个执行的任务。
最简单的任务执行控制是使用一个优先级比较电路和一个多路选择器。
优先级比较电路用于比较两个任务的优先级，并输出优先级高的任务的编码。
多路选择器用于根据优先级编码和当前执行状态，选择下一个执行的任务。
除了基本的优先权排队电路设计，还可以根据具体应用的需求进行扩展和改进。
例如，可以加入中断控制功能，以便处理紧急任务或异常情况。
还可以加入循环任务功能，使得一组任务可以按照一定的顺序循环执行。
另外，还可以通过硬件实现任务调度算法，如最短作业优先调度算法、轮转调度算法等。
第1页/共2页锲而不舍，金石可镂。
总的来说，优先权排队电路设计是一种常用的数字电路设计方法，用于管理并发处理的多任务系统。
它通过给每个任务分配一个优先级，然后根据优先级来确定任务的顺序执行，从而实现任务的排队和执行控制。
在实际应用中，可以根据具体需求灵活地扩展和改进，以适应不同的应用场景。
优先权排队电路课程设计
河南工业职业技术学院电子技术基础设计题目：优先权排队电路课程设计姓名：小雨系别：电气工程系班级：电力1101学号：04指导老师：杨旭目录前言 (1)一、概述 (2)1、数字电路的分类 (2)2、组合逻辑电路的概念 (2)3、组合逻辑电路的结构特点 (2)二、集成门电路分析 (2)1、数字集成门电路介绍 (3)2、数字集成电路型号的组成 (3)三、用集成门电路的设计方法 (3)四、对优先编码器介绍 (3)五、优先权排队电路 (5)1、课程设计目的 (5)2、设计一个优先权排队电路要求 (5)3、优先权排队电路 (5)4、电路工作原理 (6)5、A，B，C，优先状态真值表 (7)6、A，B，C，输入状态图、 (7)7、设计波形图 (8)8、逻辑函数、逻辑图 (8)六、心得总结 (9)参考资料 (10)谢致 (11)前言-一、概述1、数字电路的分类在数字系统中，根据逻辑功能的不同，数字电路分为组合逻辑电路和时序逻辑电路两大类。
2、组合逻辑电路的概念：若一个数字逻辑电路在某一时刻的输出，仅仅取决于这一时刻的输入状态，而与电路原来的状态无关，则该电路称为组合逻辑电路。
3、组合逻辑电路的结构特点·只能由门电路组成·电路的输入与输出无反馈路径·电路中不包含记忆单元·中规模集成（MSI）电路已经是一个功能性逻辑部件，它的名称仅代表了它的主要用途，而不是全部用途。
在学习MSI电路时，主要应熟悉它的逻辑符号、逻辑功能和用途，对它的逻辑电路只需作一般性的了解即可。
二、集成门电路分析1、根据数字集成电路中包含的门电路或元、器件数量，可将数字集成电路分为小规模集成（ＳＳＩ）电路、中规模集成ＭＳＩ电路、大规模集成（ＬＳＩ）电路、超大规模集成ＶＬＳＩ电路和特大规模集成（ＵＬＳＩ）电路。
小规模集成电路包含的门电路在１０个以内，或元器件数不超过１0个；中规模集成电路包含的门电路在１０～１００个之间，或元器件数在１００～１０００个之间；大规模集成电路包含的门电路在１００个以上，或元器件数在１，０００～１０, ０００个之间；超大规模集成电路包含的门电路在１万个以上，或元器件数在１００，０００～１，０００，０００之间；特大规模集成电路的门电路在10万个以上，或元器件数在１，０００，０００～１０，０００，０００之间。
8086中断系统
功能：如果（DL）＝0FFH，则表示是从键盘输入单字 符送AL寄存器中 如果（DL）≠0FFH，则表示是将DL寄存器中内容送 屏幕显示输出
（6）返回操作系统
4CH号DOS系统功能调用 格式： MOV AH, 4CH INT 21H 功能： 结束当前正在执行的程序，并返回操作系统。屏幕显 示操作系统提示符（N>），N为当前使用的驱动器名
D7 D0
打 印 机 BUSY
INTR CPU
INT STB I/O 接口
4. DMA传送方式
无条件传送方式 CPU控制 条件传送方式 字符传送
中断传送方式
DMA控制 DMA传送方式
大批量数据传送
§6.2 中断
1. 中断的定义和作用
定义：指当CPU正在处理某件事情的时候，突然发生的某一 外部事件（如一个电平的变化，一个脉冲沿的发生或定时 器的计数溢出等）请求CPU迅速去处理，此时若条件允许， CPU暂时停止当前的工作，转去处理所发生的事情。处理 完该事件以后，再回到原来被终止的地方（断点），继续 原来的工作，这样一个完整的过程称为中断
来自外设
&
&
地址译码器
RD
M/IO
WR
地址译码器
CPU 地址总线
2. 条件传送方式
又称查询式传送，在不便使用无条件传送场合下，可 采用查询方式来解决CPU和外设的速度匹配问题
工作方式：CPU需要I/O接口提供状态和数据两个端口， CPU通过状态端口查询外设的状态，若数据“准备好” 就进行数据传送，否则继续查询 优点：通用性好，硬件接线和查询程序十分简单
77
0
3. 硬件中断（外部中断）
（1）非屏蔽中断 NMI
中断请求
计算机硬件技术中断技术知识考试题
计算机硬件技术中断技术知识考试题第八章习题参考答案8.1 什么是中断？使用中断技术有什么好处？答：中断是指由CPU内／外部事件引起或者由程序的预先安排，使CPU中断正在运行的正常程序（主程序），而转到为该内部／外部事件或者预先安排的事件服务程序，待服务完毕，再返回被暂时中断的正常程序处继续执行正常程序的过程。
使用中断技术，能够使计算机方便地实现如下一些操作：（1）分时操作。
有了中断系统，CPU能够命令多个外部设备同时工作，CPU分时操纵这些外设，大大提高了CPU的吞吐率。
（2）实现实时处理。
当计算机用于实时操纵，系统要求计算机为它服务的时间是随机的，而中断系统中这种请求--响应模式正好迎合了实时系统的需求。
（3）故障处理。
计算机在运行过程中，往往会出现一些故障，如电源掉电、存储出错、运算溢出等。
有了中断系统，当出现上述情况时，CPU能够随时转去执行故障处理程序，自行处理故障而不必停机。
随着微型计算机的进展，中断系统不断增加新的功能，中断系统甚至能够实现计算机系统中软硬件资源的自动管理。
8.2 什么叫中断系统？它具备什么功能？答：把能够实现中断全部功能的软件、硬件的总称称之中断系统。
不一致计算机的中断系统，其具体实现可能不尽一样，但中断系统的基本功能是相同的。
中断系统的基本功能如下：1．能实现中断响应、中断处理（服务）、中断返回与中断屏蔽。
这是中断系统最基本的功能。
2．能实现中断优先级排队（管理）。
即当有多个中断源同时申请中断时，CPU如何能够优先响应最紧急的中断申请。
3．能实现中断嵌套。
即当CPU正在为优先级较低的中断源服务时，具有较高优先级的中断源提出中断申请，如今中断系统应当同意较高优先级的中断源中断较低优先级的中断源，待较高优先级的中断处理完成后，再接着处理较低优先级的中断，这种中断服务程序再被中断的过程称之中断嵌套。
8.3 何谓非屏蔽中断与可屏蔽中断？答：非屏蔽中断是指用户不能用软件屏蔽的中断。
实验二 中断控制电路实验
实验二中断控制电路实验一. 实验目的1.学习单片机的中断控制原理。
2.编程中断控制器。
二. 实验环境硬件环境：奔3以上处理器，512MB以上内存空间软件环境：windowsXP以上操作系统，emu8086编译环境，。
三.实验内容与完成情况1.实验电路图2.实验原理8259中断控制器是专为控制优先级中断设计的芯片。
它将中断源优先级排队，辩别中断源以及提供中断矢量的电路集于一片中。
因此无需附加任何电路，只需对8259进行编程，就可以管理8级中断，并选择优行模式和中断请求方式，即中断结构可以由用户编程来设定。
同时，在不需要增加其它电路的情况下，通过多片8259的级联，能构成多达64级的矢量中断系统。
(1) 写初始化命令字* 写初始化命令字ICW1(A0=0)，以确定中断请求信号类型，清除中断屏蔽寄存器，中断优先级排队和确定系统用单片还是多片。
* 写初始化命令字ICW2，以定义中断向量的高五位类型码。
* 写初始化命令字ICW3，以定义主片8259A中断请求线上IR0~IR7有无级联的8259A从片。
第i位=0，表明IRi引脚上无从片第i位=1，表明IRi引脚上有从片* 写初始化命令ICW4，用来定义8259A工作时用8085模式，还是8088模式，以及中断服务寄存器复位方式等。
(2) 写控制命令字* 写操作命令字0CW1，用来设置或清除对中断源的屏蔽。
第i位=0，对应的中断请求IRi开放第i位=1，对应的中断请求IRi屏蔽注： OCW1如不写，则在初始化命令写入后，OCW1为全开放状态。
* 操作命令字OCW2，设置优先级是否进行循环、循环方式及中断结束方式。
注： 8259A复位时自动设置IR0优先权最高，IR7优先权最低。
* 操作命令字OCW3，设置查询方式、特殊屏蔽方式以及读取8259中断寄存器的当前状态。
(3) 8259A查询字通过OCW3命令字的设置，可使CPU处于查询方式，随时查询8259A有否中断请求，有则转入相应的中断服务程序。
《计算机组成原理》题库及答案
《计算机组成原理》题库及答案一、填空1．电子数字计算机从1946年诞生至今，按其工艺和器件特点，大致经历了四代变化。
第一代从年开始；第二代从年开始；第三代从年开始，采用；第四代从年开始，采用。
2．移码常用来表示浮点数部分，移码和补码除符号位外，其他各位。
3．三态逻辑电路其输出信号的三个状态是：、、。
4．动态半导体存储器的刷新有、和三种方式，之所以刷新是因为。
5．I/O设备的编址方式通常有和两种。
在没有设置专门I/O指令的系统中，主机启动外围设备的方法可以是。
6．D/A转换是将信号转换为信号。
7．8086CPU芯片的结构特点是将部件与部件分开，目的是减少总线的空闲时间，提高指令执行速度。
8．中断屏敝技术的作用可概括为两点：、。
9．为了减轻总线负载，总线上的部件大都应具有。
10．主机与外围设备之间数据交换的方式有：、、、。
11．指令通常由和两部分组成。
12．显示器的刷新存储器（或称显示缓冲器）的容量是由和决定的。
13．波特率表示，1波特等于。
14．设备控制器的主要职能是：、、、。
15．软件通常分为和两大类。
16．八进制数37.4O转换成二进制数为。
17．集中式总线控制部件分为如下三种方式：、、。
18．一般来说，外围设备由那三个基本部分组成：、、。
19．计算机硬件由、、存储器、输入设备和输出设备五大部件组成。
20.DMA数据传送过程可以分为、数据块传送和三个阶段。
21．1986年世界十大科技成果中，其中一项是美国制成了由多台处理器组成的大型计算机，其最高速度每秒可执行。
22．定点字长16位补码运算的计算机，用8进制写出最大正数的补码是，最小负数补码是。
23．与存储有关的物理过程本身有时是不稳定的，因此所存放的信息在一段时间之后可能丢失，有三种破坏信息的重要存储特性，他们是、和。
24．半导体静态RAM靠存储信息，半导体动态RAM则是靠存储信息。
25．典型的接口通常具有如下六种功能：、、、、、。
二、选择1．完整的计算机系统应包括（）A.运算器、存储器、控制器B.外部设备和主机C.主机和实用程序D.配套的硬件设备和软件系统2．冯－诺依曼机工作方式的基本特点是（）A.多指令单数据流B.按地址访问并顺序执行指令C.堆栈操作D.存储器按内容选择地址3．在三种集中式总线控制中，（）方式响应时间最快。
中断优先级及原理图
中断优先级及原理图IE.0 0 外部中断0IE.1 1 定时器0 溢出IE.2 2 外部中断1IE.3 3 定时器1 溢出IE.4 4 串口中断IE.5 5 定时器2 溢出TCONIT0（TCON.0），外部中断0触发方式控制位。
当IT0=0时，为电平触发方式。
当IT0=1时，为边沿触发方式（下降沿有效）。
IE0（TCON.1），外部中断0中断请求标志位。
IT1（TCON.2），外部中断1触发方式控制位。
IE1（TCON.3），外部中断1中断请求标志位。
TF0（TCON.5），定时/计数器T0溢出中断请求标志位。
TF1（TCON.7），定时/计数器T1溢出中断请求标志位。
SCONRI（SCON.0），串行口接收中断标志位。
当允许串行口接收数据时，每接收完一个串行帧，由硬件置位RI。
注意，RI必须由软件清除。
TI（SCON.1），串行口发送中断标志位。
当CPU将一个发送数据写入串行口发送缓冲器时，就启动了发送过程。
每发送完一个串行帧，由硬件置位TI。
CPU响应中断时，不能自动清除TI，TI必须由软件清除。
IEEX0(IE.0)，外部中断0允许位；ET0(IE.1)，定时/计数器T0中断允许位；EX1(IE.2)，外部中断0允许位；ET1(IE.3)，定时/计数器T1中断允许位；ES（IE.4)，串行口中断允许位；EA (IE.7)， CPU中断允许（总允许）位。
IPPX0（IP.0），外部中断0优先级设定位；PT0（IP.1），定时/计数器T0优先级设定位；PX1（IP.2），外部中断0优先级设定位；PT1（IP.3），定时/计数器T1优先级设定位；PS （IP.4），串行口优先级设定位；PT2 (IP.5) ，定时/计数器T2优先级设定位。
IPHPX0（IPH.0），外部中断0优先级设定位；PT0（IPH.1），定时/计数器T0优先级设定位；PX1（IPH.2），外部中断0优先级设定位；PT1（IPH.3），定时/计数器T1优先级设定位；PS （IPH.4），串行口优先级设定位；PT2 (IPH.5) ，定时/计数器T2优先级设定位。
中断优先级及原理图
中断优先级及原理图IE.0 0 外部中断0IE.1 1 定时器0 溢出IE.2 2 外部中断1IE.3 3 定时器1 溢出IE.4 4 串口中断IE.5 5 定时器2 溢出TCONIT0（TCON.0），外部中断0触发方式控制位。
当IT0=0时，为电平触发方式。
当IT0=1时，为边沿触发方式（下降沿有效）。
IE0（TCON.1），外部中断0中断请求标志位。
IT1（TCON.2），外部中断1触发方式控制位。
IE1（TCON.3），外部中断1中断请求标志位。
TF0（TCON.5），定时/计数器T0溢出中断请求标志位。
TF1（TCON.7），定时/计数器T1溢出中断请求标志位。
SCONRI（SCON.0），串行口接收中断标志位。
当允许串行口接收数据时，每接收完一个串行帧，由硬件置位RI。
注意，RI必须由软件清除。
TI（SCON.1），串行口发送中断标志位。
当CPU将一个发送数据写入串行口发送缓冲器时，就启动了发送过程。
每发送完一个串行帧，由硬件置位TI。
CPU响应中断时，不能自动清除TI，TI必须由软件清除。
IEEX0(IE.0)，外部中断0允许位；ET0(IE.1)，定时/计数器T0中断允许位；EX1(IE.2)，外部中断0允许位；ET1(IE.3)，定时/计数器T1中断允许位；ES（IE.4)，串行口中断允许位；EA (IE.7)， CPU中断允许（总允许）位。
IPPX0（IP.0），外部中断0优先级设定位；PT0（IP.1），定时/计数器T0优先级设定位；PX1（IP.2），外部中断0优先级设定位；PT1（IP.3），定时/计数器T1优先级设定位；PS （IP.4），串行口优先级设定位；PT2 (IP.5) ，定时/计数器T2优先级设定位。
IPHPX0（IPH.0），外部中断0优先级设定位；PT0（IPH.1），定时/计数器T0优先级设定位；PX1（IPH.2），外部中断0优先级设定位；PT1（IPH.3），定时/计数器T1优先级设定位；PS （IPH.4），串行口优先级设定位；PT2 (IPH.5) ，定时/计数器T2优先级设定位。
EDA课程设计排队电路
EDA课程设计排队电路一、教学目标本课程旨在通过学习EDA课程设计中的排队电路，让学生掌握排队电路的基本原理和设计方法，培养学生运用EDA工具进行电路设计和分析的能力。
具体教学目标如下：1.掌握排队电路的基本概念和原理。
2.了解排队电路的设计方法和步骤。
3.熟悉EDA工具在排队电路设计中的应用。
4.能够运用EDA工具进行排队电路的设计和仿真。
5.能够对排队电路进行分析和优化。
6.能够撰写简单的电路设计报告。
情感态度价值观目标：1.培养学生对电子工程的兴趣和热情。
2.培养学生团队合作意识和沟通能力。
3.培养学生勇于探索和创新的精神。
二、教学内容本课程的教学内容主要包括以下几个部分：1.排队电路的基本概念和原理：介绍排队电路的定义、特点和应用场景。
2.排队电路的设计方法：讲解排队电路的设计方法和步骤，包括电路元件的选择、参数的设置等。
3.EDA工具的应用：介绍EDA工具在排队电路设计中的应用，包括电路图的绘制、仿真和分析等。
4.电路设计实践：安排一次实验课程，让学生亲自动手进行排队电路的设计和仿真，巩固所学知识。
三、教学方法为了激发学生的学习兴趣和主动性，本课程将采用多种教学方法相结合的方式进行教学：1.讲授法：教师通过讲解和演示，向学生传授排队电路的基本原理和设计方法。
2.案例分析法：通过分析具体的电路设计案例，让学生了解排队电路在实际应用中的作用和效果。
3.实验法：安排一次实验课程，让学生亲自动手进行排队电路的设计和仿真，培养学生的实践能力。
四、教学资源为了支持教学内容和教学方法的实施，丰富学生的学习体验，我们将准备以下教学资源：1.教材：选用《电子设计自动化》作为主教材，系统地介绍EDA的基本概念和应用。
2.参考书：提供《数字电路设计》等参考书籍，供学生深入理解电路设计原理。
3.多媒体资料：制作PPT和视频教程，生动展示排队电路的设计过程和仿真结果。
4.实验设备：准备计算机和EDA工具软件，让学生进行实际操作和仿真实验。
2021年罗定职业技术学院计算机应用技术专业《计算机组成原理》科目期末试卷B(有答案)
2021年罗定职业技术学院计算机应用技术专业《计算机组成原理》科目期末试卷B（有答案）一、选择题1、某C语言程序段如下：for（i=0；i<9；i++）{temp=1；for（j=0；j<=i；j++）temp+=a[J]；sum+=temp；}下列关于数组a的访问局部性的描述中，正确的是（）。
A.时间局部性和空间局部性皆有B.无时间局部性，有空间局部性C.有时间局部性，无空间局部性D.时间局部性和空间局部性皆无2、采用八体并行低位交叉存储器，设每个体的存储容量为32K×16位，存储周期为400ns，下述说法中正确的是（）。
A.在400ns内，存储器可向CPU提供2位二进制信息B.在l00ns内，每个体可向CPU提供27位二进制信息C.在400ns内，存储器可向CPU提供2位二进制信息D.在100ns内，每个体可向CPU提供2位二进制信息3、在补码一位乘中，若判断位Y n Y n+1=01，则应执行的操作为（）。
A.原部分积加[-x]补，然后右移一位B.原部分积加[x]补，然后右移一位C.原部分积加[-x] 补，然后左移一位D.原部分积加[x]补，然后左移一位4、某机器字长为8位，采用原码表示法（其中一位为符号位），则机器数所能表示的范围是（）。
A.-127~+127B.-127~+128C.-128~+127D.-128~+1285、下列关于各种移位的说法中正确的是（）。
I.假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时最低数位丢0，影响精度Ⅱ在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同Ⅲ.在算术移位的情况下，双符号位的移位操作中只有低符号位需要参加移位操作（）A. Ⅲ、ⅡB.只有ⅡC.只有ⅢD.全错6、在异步通信方式中，一个总线传输周期的过程是（）。
A.先传送数据，再传送地址B.先传送地址，再传送数据C.只传输数据D.无法确定7、下列关于总线仲裁方式的说法中，正确的有（）。
2021年山西大学计算机科学与技术专业《计算机组成原理》科目期末试卷A(有答案)
2021年山西大学计算机科学与技术专业《计算机组成原理》科目期末试卷A（有答案）一、选择题1、在通用计算机指令系统的二地址指令中，操作数的物理位置可安排在（）。
I.一个主存单元和缓冲存储器Ⅱ.两个数据寄存器IⅡ.一个主存单元和一个数据寄存器IV.一个数据寄存器和一个控制存储器V.一个主存单元和一个外存单元A. Ⅱ、Ⅲ、IVB.IⅡ、ⅡC. I、Ⅱ、ⅢD.I、Ⅱ、Ⅲ、V2、下列关于指令字长、机器字长和存储字长的说法中，正确的是（）。
I.指令字长等于机器字长的前提下，取指周期等于机器周期Ⅱ.指令字长等于存储字长的前提下，取指周期等于机器周期Ⅲ.指令字长和机器字长的长度没有必然关系Ⅳ为了硬件设计方便，指令字长都和存储字长一样大A.I、Ⅲ、IVB.I、ⅣC.Ⅱ、ⅢD.Ⅱ、Ⅲ、Ⅳ3、ALU属于（）。
A.时序电路B.控制器C.组合逻辑电路D.寄存器4、下列关于各种移位的说法中正确的是（）。
I.假设机器数采用反码表示，当机器数为负时，左移时最高数位丢0，结果出错；右移时最低数位丢0，影响精度Ⅱ在算术移位的情况下，补码左移的前提条件是其原最高有效位与原符号位要相同Ⅲ.在算术移位的情况下，双符号位的移位操作中只有低符号位需要参加移位操作（）A. Ⅲ、ⅡB.只有ⅡC.只有ⅢD.全错5、为了表示无符号十进制整数，下列哪些是合法的8421BCD码？（）I.01111001 Ⅱ.11010110 Ⅲ.00001100 Ⅳ.1000010lA.I、IⅡB.Ⅱ、ⅢC.I、ⅣD.I、Ⅱ、Ⅲ6、根据存储内容来进行存取的存储器称为（）。
A.双端口存储器B.相联存储器C.交叉存储器D.串行存储器7、某SRAM芯片，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应该是（）。
A.23B.25C.50D.198、下列描述中，正确的是（）。
A.控制器能理解、解释并执行所有指令以及存储结果B.所有数据运算都在CPU的控制器中完成C.ALU可存放运算结果D.输入、输出装置以及外界的辅助存储器称为外部设备9、假定编译器对高级语言的某条语句可以编译生成两种不同的指令序列，A、B和C三类指令的CPl和执行两种不同序列所含的三类指令条数见下表。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊1. 设计题目
设计带中断屏蔽位的中断优先权排队带电路。
2．设计目的
1．对已学过的组成原理知识知识进行综合运用。
2．能按要求设计出具有一定功能的逻辑电路。
3．设计任务
1、已知在多级中断中，每一级均有一根中断请求线送往CUP的中断优
先级排队电路，对每一级赋予了不同的优先级。
这是一种独立请求的逻辑结构。
2、而且中断请求信号保存在中断请求寄存器当中，经过“中断屏蔽”
寄存器控制后，可能有多个请求信号进入排队电路。
而排队电路就可以根据事先设计好的逻辑电路判断那个设备的优先级最高，从而响应该设备的中断请求。
2、利用Quartus II完成电路图的绘制，选择合适的逻辑电路和芯片。
3、对所设计的电路分析其性能优劣，并与所熟悉的其他电路做比较，
总结各自优缺点,利用软件进行仿真。
4．设计分析
因为在该电路要用到充当中断请求的寄存器，充当中断屏蔽的寄存器以及响应符合获得中断请求的设备的译码器。
所以首先要选择以上芯片。
通过以前学习数字逻辑的知识可知道，可以使用两个74163二进制寄存器充当中断请求寄存器和中断请求屏蔽器，而是用74148-3-8译码器做为该
电路中的译码器。
5. 设计过程
5.1 设计原理
图1- 设计原理图
译码器
中断请求寄存器中断屏蔽寄存器
┊┊┊┊┊┊┊┊┊┊┊┊┊
装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊
图2- 74163二进制寄存器逻辑符号图
表1- 74163二进制寄存器功能表
由上面图1和表1可知，要使中断寄存器与中断屏蔽器同步置数，CR=1，LD=0，ET和EP悬空，同时给一个CP一个高电位。
D0 D1 D2 D3
ET 74163
EP
LD
CP
CR
Q0 Q1 Q2 Q3
模16加法计数
1
1
1
1
↑
保持,CO=0
1
1
1
×
保持
1
1
1
×
同步置数
×
×
1
↑
同步清0
×
×
×
↑
功能
EP
ET
LD
/CR
CP
┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊
表2- 74148起码器功能表
图3- 74148译码器器逻辑图
┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊
由上面图3和表2可知：想让译码器的输出能够获得中断请求的设备序号，
使译码器中的使能端置为0，1，2.，7输入端悬空！而让排队优先级电路中的
的输出以优先级高到底，依次接入译码器的输入端的6，5，4，3接口即可。
5.2 器件选择
使用的是74LS163集成器件充当中断请求寄存器和中断请求屏蔽器。
74148译码器实现从优先级排队电路中获得的信号编译。
一输入非门：
二输入与门：
二输入与非门：
三输入与非门：
四输入与非门：
5.3 电路链接及结果显示
根据图1在Quartus II上设计连接图并且编译：
图4-.连接图
┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊编译没有错误产生。
然后设定值开始仿真如图5：
图5- 时序图
仿真没有错误，然后输出结果如图6：
图6- 时序仿真图
在第一个稳定输入信号时
中断请求寄存器输入端为1111；说明四个设备都有请求！
中断屏蔽寄存器输入端为：1111；说明四个设备都没有被屏蔽！同时在第二个时序里给了CP一个脉冲！
结果为图6有色部分。
结果为：001=1；结果正确！
┊┊┊┊┊┊┊┊┊┊┊┊┊装┊┊┊┊┊订┊┊┊┊┊线┊┊┊┊┊┊┊┊┊┊┊┊┊
图7- 时序仿真图
在第二个稳定输入信号时
中断请求寄存器输入端为0001；说明第四个设备有请求！
中断屏蔽寄存器输入端为：0011；说明第三，第四个设备都没有被屏蔽！
同时在重新给了CP一个脉冲！
结果为100=4；结果正确！
6 . 设计心得
在这次课程设计中，我学到了许多，一是对Quartus II工具的使用，二是对所学的电路、数字逻辑、组成原理课程的应用，收获颇多。
在这次的课程设计中，自己努力去做，遇到不会的问题，积极思考，询问老师，团队协作，互相讨论，很快的解决了问题。
其中，连接图过程反复试验，多次修改，通过协作，找出其中的产生的错误。
要想做出作品，必须自己亲自动手去做，还要做到多思考，多请教，到讨论，多检验。
7. 参考文献
《计算机组成原理》谷赫邹凤华李念峰等编著科学出版社
《数字逻辑》鲍家元毛文林编著高等教育出版社。