钟控同步RS触发器

门2 全 1出 0 此时门4 有 0出 1
门1
1D 1 R
门1 有 0出 1
&
0
1
门2
0 D 1 S1
&
门3
CP 1
&
门4
S0
&
触发器状态不变， 保持功能！
门3也是 R 0 有 0出 1
归纳：当时钟脉冲控制端状态为“1”时，电路被触发。
但 是，当R和S均等于0为无效态时，则无论输出现态如何， 输出次态均不发生改变，此时称触发器为保持功能。
3 时钟脉冲CP=1时的情况： Q Q 1 0 1
1)当输入R=1，S=1时 设触发器现态Qn=1，Qn=0 触发器次态Qn+1=1，Qn+1=1
门2 有 0出 1 此时门4 全 1出 0
门1
1D 0 R & 门 1也 有 0出 1 门3
门3也是 R 1 全 1出 0
&
门2
0 1 S1 D
&
门4
CP 1
&
1 S1 D
门3
R CP 0
门4
S
触发器状态不变， 门2 保持功能！ 有 0出 1
门3和门4仍因 CP=0而有0出1
归纳：当钟控RS触发器的时钟脉冲控制端状态为低电平
“0” 时，无论两输入状态或输出现态如何，触发器均保持原来 的状态不变！换句话说：在CP=0期间钟控RS触发器不能被 触发，因此状态无法改变，为保持功能。
钟控的基本原理
触发器
信号输入端 时钟脉冲输入端
Q
钟控门
输出门
Q
__
二、 结构组成
Q
直接置“0”端 RD
Q
门1和门2构成基 本的RS触发器 直接置“1”端 SD 门3和门4构成RS 引导触发器 置“1”输入端 高电平有效
门1 门3
R CP
&
&
门2
&
置“0”输入端 高电平有效
门4
S
&
Q
Q
门1
RD
&
Q Q
门1
RD
&
门2
SD
&
门3
R
CP
&
门4
S
&
直接清零端
直接置1端
直接清零端和直接置1端在钟控RS触发器正常工作时，应与高 电平“1”相接。
四、 钟控RS触发器逻辑功能的描述
(1)特征方程
Q n+1 = S + R • Q n
S· R=0 (约束条件) 钟控RS触发器的两个输入端不允许同时为高电平，所以 也要加上一个约束条件。
2 时钟脉冲CP=1时的情况： Q Q 1 0 0 1
1)当输入R=0，S=1时 设触发器现态Qn=0，Qn=1 触发器次态Qn+1=1，Qn+1=0
门2 有 0出 1 门4 全 1出 0
门1
1D 1 R
门1 全 1出 0 此时门3 有 0出 1
&
1
&
门2
0 S1 D
&
门3
R0 CP 1
门4
S1
&
触发器状态由0翻 转为1，置1功能！
归纳：当时钟脉冲控制端状态为高电平“1”时，电路被
触 发，输出次态随着两输入状态及输出现态发生改变。此时 只要输入R=0、S=1，无论输出现态如何，钟控RS触发器 均为置1功能。为此把S称为置1端，高电平有效。
2 时钟脉冲CP=1时的情况： Q Q
1 0
1 0
&
S1
&
本该互非的两个输 出端状态相同，出现 了逻辑混乱，这显然 在正常工作中视为禁 止态！
归纳：钟控RS触发器输入状态均为1时，都处有效状态，
此时互非输出无法正确选择指令而发生逻辑混乱。我们把 两输入同时为1的状态称为禁止态。
钟控RS触发器的动作特点
钟控RS触发器受时钟脉冲控制 ，只有控制信号有效时，其输 出才能随着输入的变化而变化 。因此钟控RS触发器的动作特 点是： 只有在时钟脉冲 CP 为“ 1” 期 间，电路输出 Q 的状态才能随 着输入信号的变化而变化。
禁止态
CP=1期间 引导门打开
(4)时序波形图
CP=0期间 引导门关闭
CP R S
设Qn=0 状态 不变
保持
状态 不变 置0 置0
置1
Q
置1
在时钟脉冲CP=1期间， 其中 输出随输入发生多次翻转的现象称为空翻。空翻易造成 触发器的可靠性降低，甚至无法判定触发器工作状态。
置0
置1
状态 不变
显然，钟控的RS触发器只有在时钟脉冲CP=1期间才能 触发而使状态发生改变，因此，钟控RS触发器属于电位 触发方式。钟控RS触发器的国标图符号如下图所示：
钟控RS触发器
无序
有序
复习：基本RS触发器 的动作特点
基本RS触发器属于异步式 或称为无时钟触发器。
动作特点是： 当输入的置0或置1信号 一出现，输出状态就可 能随之而发生变化，触 发器状态的转换没有一 个统一的节拍。
一、 钟控RS触发器
在使用触发器时，往往要求按一定的节拍动作。 这种触发器有两种输入端： • 信号输入端：决定其输出状态的数据（如RS触发器 的置0、置1端R和S） • CP输入端：决定其动作时间的时钟脉冲（Clock Pulse） 具有时钟脉冲输入端的触发器称为时钟触发器 （也叫：同步RS触发器 ）。 输入 Q 信号输入端 触发器 __ Q 时钟脉冲输入端
(2)状态图
R S 0
触发器的“0”态
0
R 0 S 1
1
S R0
触发器的“1”态
R 1 S 0
(3) 功能真值表
R S Qn Q n+1
0 0 0 0 1 1 1
1
0 0 1 1 0 0 1
1
0 1 0 1 0 1 0
1
0 保持 1 保持 1 “置1” 1 “置1” 0 “置0” 0 “置0” 禁止态
钟控RS触发器中 的RD和SD在电路中 起何作用？触发 器正常工作时它 们应如何处理？
门2
SD
&
CP端子称为时钟脉冲控制端。CP=0 时无论输入端子R和S 何种状态，触发 器输出Q均保持原态不变；只有CP=1 时，其输出状态才由R、S状态决定。 显然同步RS触发器受时钟脉冲控制 触发，因此又称为钟控RS触发器。即 钟控RS触发器的输出状态，不仅取决 于输出现态及输入信号的变化，还受 时钟脉冲CP的控制。 国际流行的 逻辑图符号
Q Q
门3
R CP
&
门4
S
&
钟控RS触发器的 逻辑图符号 1S C1 1R
Hale Waihona Puke Baidu
S CK R
三、 钟控RS触发器的工作原理
1 当时钟脉冲CP=0时的情况： Q Q
1
0
&
门1
1D 1 R 0
&
1
门2
1 0 S1 D
&
设触发器现态Qn=0，Qn=1。正 常情况下，直接置0、置1端悬空 为“1”。 触发器次态Qn+1=0，Qn+1=1
门 2全 1出 0
门3
R CP 0
门 1有 0出 1
门4
S
&
门3和门4因 CP=0而有0出1
触发器状态不变， 保持功能！
1 当时钟脉冲CP=0时的情况： 若触发器现态Qn=1，Qn=0时： Q Q 0 1 & & 触发器次态Qn+1=1，Qn+1=0
门1
&
1D 0 R 1
门1 全 1出 0
1
0
门2
4)当输入R=1，S=0时 设触发器现态Qn=0，Qn=1 触发器次态Qn+1=0，Qn+1=1
门2 全 1出 0 此时门4 有 0出 1
门1
1D 1 R 0
门1 有 0出 1
&
1
门2
1 0 S1 D
&
门3
CP 1
&
门4
S0
&
触发器状态不变， 仍为置0功能！
门3 R1 全 1出 0
归纳：当时钟脉冲控制端状态为高电平“1”时，电路被
3)当输入R=1，S=0时 设触发器现态Qn=1，Qn=0
门1
1D 0 R
门1 有 0出 1
1
门2
1 S1 D
&
触发器次态Qn+1=0，Qn+1=1
门2 全 1出 0
此时门4 有 0出 1
门3
CP 1
&
门4
S0
&
触发器状态由1改 变为0，置0功能！
门3 R1 全 1出 0
2 时钟脉冲CP=1时的情况： Q Q 1 0
S、R两输入端 无小圆圈说明 高电平有效
SD
Q
Q
小圆圈表示 低电平有效
S C1 R
S CP R
RD
采用电位触发方式的钟控RS触发器存在“空翻”问题。 为 确保数字系统的可靠工作，要求触发器在一个CP脉冲期间 至多翻转一次，即不允许空翻现象的出现。为此，人们研 制出了边沿触发方式的主从型JK触发器和维持阻塞型的D 触发器等等。这些触发器由于只在时钟脉冲边沿到来时发 生翻转，从而有效地抑制了空翻现象。
门2 有 0出 1
此时门4 有 0出 1
门1
1D 0 R 1
门1 全 1出 0
&
1
0
门2
1 S1 D
&
门3
CP 1
&
门4
S0
&
触发器状态不变， 保持功能！
门3也是 R 0 有 0出 1
3 时钟脉冲CP=1时的情况： Q Q 1 0
2)当输入R=0，S=0时 设触发器现态Qn=0，Qn=1 触发器次态Qn+1=0，Qn+1=1
触 发，输出次态随着两输入状态及输出现态发生改变。此时 只要输入R=1、S=0，无论输出现态如何，钟控RS触发器 均为置0功能。为此把R称为置0端，高电平有效。
3 时钟脉冲CP=1时的情况： Q Q 0 1
1)当输入R=0，S=0时 设触发器现态Qn=1，Qn=0 触发器次态Qn+1=1，Qn+1=0
2 时钟脉冲CP=1时的情况： Q Q
1) 输入R=0，S=1时
0
1
&
门1
1D 0 R 1
门1 全 1出 0 此时门3 有 0出 1
1
&
门2
0 1 S1 D
&
设触发器现态Qn=1，Qn=0
触发器次态Qn+1=1，Qn+1=0
门2 有 0出 1 门4 全 1出 0
门3
R0
门4
CP 1
S1
&
触发器状态不变， 保持功能！
钟控RS触发器两个 输入端的有效态和两 个与非门构成的基本 RS触发器的有效态相 同吗？区别在哪里？
何谓“空翻”？造成“空翻” 的原因是什么？“空翻”和 “不定”状态有何区别？如 何有效地解决“空翻”问题？
钟控RS触发器的触发 方式如何？你能根据 电路图说出在CP=0期 间触发器为何状态不 变的道理吗？