集成门电路习题解答
《半导体集成电路》考试题目及参考答案
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
半导体集成电路+习题答案
第1章 集成电路的基本制造工艺1.6 一般TTL 集成电路与集成运算放大器电路在选择外延层电阻率上有何区别?为什么? 答：集成运算放大器电路的外延层电阻率比一般TTL 集成电路的外延层电阻率高。
第2章 集成电路中的晶体管及其寄生效应复 习 思 考 题2.2 利用截锥体电阻公式，计算TTL “与非”门输出管的CS r ，其图形如图题2.2 所示。
提示：先求截锥体的高度up BL epi m c jc epi T x x T T -----=然后利用公式： b a a b WL T r c -∙=/ln 1ρ ， 212∙∙=--BL C E BL S C W L R r ba ab WL Tr c -∙=/ln 3ρ 321C C C CS r r r r ++=注意：在计算W 、L 时, 应考虑横向扩散。
2.3 伴随一个横向PNP 器件产生两个寄生的PNP 晶体管，试问当横向PNP 器件在4种可能的偏置情况下，哪一种偏置会使得寄生晶体管的影响最大?答：当横向PNP 管处于饱和状态时，会使得寄生晶体管的影响最大。
2.8 试设计一个单基极、单发射极和单集电极的输出晶体管，要求其在20mA 的电流负载下 ，OL V ≤0.4V ，请在坐标纸上放大500倍画出其版图。
给出设计条件如下：答： 解题思路⑪由0I 、α求有效发射区周长Eeff L ；⑫由设计条件画图①先画发射区引线孔；②由孔四边各距A D 画出发射区扩散孔；③由A D 先画出基区扩散孔的三边；④由B E D -画出基区引线孔；⑤由A D 画出基区扩散孔的另一边；⑥由A D 先画出外延岛的三边；⑦由C B D -画出集电极接触孔；⑧由A D 画出外延岛的另一边；⑨由I d 画出隔离槽的四周；⑩验证所画晶体管的CS r 是否满足V V O L 4.0≤的条件，若不满足，则要对所作的图进行修正，直至满足V V O L 4.0≤的条件。
（CS C O L r I V V 00ES += 及己知V V C 05.00ES =）第3章 集成电路中的无源元件复 习 思 考 题3.3 设计一个4k Ω的基区扩散电阻及其版图。
2集成门电路习题解答
D．噪声容限与电源电压有关
21．某集成电路芯片，查手册知其最大输出低电平 VOL（max）=0.5V，最大输入低电平
VIL（max）=0.8V，最小输出高电平 VOH（min）=2.7V，最小输入高电平 VIH（min）=2.0V，则其低电
平噪声容限 VNL=
。
A．0.4V
B．0.6V
C．0.3V
C．1.2V
门电路的输入电流几乎等于零，所以 Rf 上没有压降，静态时反相器必然工作在 vI=vO 的状 态， vI=vO=VT=VDD/ 2 就是反相器的静态工作点。反相器的输入电压稍有变化，输出就发 生很大变化。
14．针对图 2.1-18（a）所示电路，有同学利用公式 VOL=VDD-IOLRL，得出结论：当 IOL 增加时，VOL 降低。你认为该结论正确吗？为什么？
C．VOH（min）、VIH（min）、VOL（max）、VIL（max）
D．VIH（min）、VOH（min）、VIL（max）、VOL（max）
20．对 CMOS 门电路，以下
说法是错误的。
A．输入端悬空会造成逻辑出错
B．输入端接 510kΩ 的大电阻到地相当于接高电平
C．输入端接 510Ω 的小电阻到地相当于接低电平
VOH（min） ≥VIH（min） VOL（max） ≤VIL（max） I OH（max）≥ nIIH（max）
IOL（max） ≥ m I IL（max）
17．已知图 T2.16 所示电路中各 MOSFET 管的 VT =2V，若忽略电阻上的压降，则电
路
中的管子处于导通状态。
+5V
+5V
+5V
G1
A
1
基础电子技术 习题解答 第7章 集成逻辑门习题解答
第7章 集成逻辑门习题解答【7-1】 选择填空：1．在数字电路中，稳态时晶体管一般工作在 开关（放大，开关）状态。
在图中，若u I <0，则晶体管T （截止，饱和），此时u O = (5V ,3.7V ,2.3V)；欲使晶体管处于饱和状态，u I 需满足的条件为 （a. I 0u > b.I CC b c 0.7u V R R β-≥ c. I CCb c0.7u V R R β-<)。
在电路中其他参数不变的条件下，仅R b 减小时，晶体管的饱和程度 （减轻，加深，不变）；仅R c 减小时，饱和程度 （减轻，加深，不变），饱和压降U CES (增大，减小，不变)。
图7-1(a)中C 的作用是 （去耦，加速，隔直）。
2．由TTL 门组成的电路如图7-1(b)所示，已知它们的输入短路电流为I Is =1.6mA ，高电平输入漏电流I IH =40μA 。
试问：当A =B =1时，G 1的 （拉，灌）电流为 ；A =0时，G 1的 （拉，灌）电流为 。
3G A B图7-1(a) 图7-1(b)3．图7-1(c)中示出了某门电路的特性曲线，试据此确定它的下列参数：输出高电平U OH = ；输出低电平U OL = ；输入短路电流I IS = ；高电平输入漏电流I IH = ；阈值电平U T = ；开门电平U ON = ；关门电平U OFF = ；低电平噪声容限U NL = ；高电平噪声容限U NH = ；最大灌电流I OLmax = ；扇出系数N o =。
I1.5VOH u iOLu图7-1(c)4．TTL 门电路输入端悬空时，应视为 （高电平，低电平，不定）；此时如用万用表测量输入端的电压，读数约为 （3.6V ，0V ，1.4V ）。
5．集电极开路门（OC 门）在使用时须在 （输出与地，输出与输入，输出与电源）之间接一电阻。
6．CMOS 门电路的特点：静态功耗 （很大，极低）；而动态功耗随着工作频率的提高而 （增加，减小，不变）；输入电阻 （很大，很小）；噪声容限 （高，低，等）于TTL 门。
集成电子技术习题及解析-第二篇第4章
因为D触发器的特性方程为： ,而 触发器的特性方程为 所以 ，所以电路为：
题2.4.14由负边沿JK触发器组成的电路及CP、A的波形如图题2.4.14所示，试画出QA和QB的波形。设QA的初始状态为0。
图题2.4.14
② 依次设定初始状态，代入状态方程，求得次态，初态一般设为从0000开始；
③ 由求得的状态，画出状态转换图（把所有的状态都画上）；
④ 根据状态转换图，可以画出波形图（时序图）；
⑤得出电路的功能结论（计数器的模、进制数、能否自启动或其它结论）；
分析时序电路还可以用其它的方法，本题不一一列出。
题2.4.22三相步进马达对电脉冲的要求如图题2.4.22所示，要求正转时，三相绕组Y0、Y1、Y2按A、B、C的信号顺序通电，反转时，Y0、Y1、Y2绕组按A、C、B的信号顺序通电(分别如图中的状态转换图所示)。同时，三相绕组在任何时候都不允许同时通电或断电。试用JK触发器设计一个控制步进马达正反转的三相脉冲分配电路。
(a) 是一个同步计数器，各触发器激励方程
触发器激励方程代入各自的特性方程求得状态方程：
依次设定初态，计算出次态如下：
初态设定从 开始，→001→010→011→100→001
→010， →000， →000
有状态转换图为：
111→000←110所以电路的模是M＝4，采用余1码进行计数
↓ 四分频后，最高位的输出频率为
图题2.4.19
解：解该题时，注意全加器是一个合逻辑电路，而移位寄存器和触发器是一个时序电路，要注意时序关系。其波形如图：
题2.4.20(1)试分析图题2.4.20(a)、(b)所示计数器的模是多少?采用什么编码进行计数?
半导体集成电路考试题目与参考答案
第一部分考试试题第0章绪论1.什么叫半导体集成电路？2.按照半导体集成电路的集成度来分，分为哪些类型，请同时写出它们对应的英文缩写？3.按照器件类型分，半导体集成电路分为哪几类？4.按电路功能或信号类型分，半导体集成电路分为哪几类？5.什么是特征尺寸？它对集成电路工艺有何影响？6.名词解释：集成度、wafer size、die size、摩尔定律？第1章集成电路的基本制造工艺1.四层三结的结构的双极型晶体管中隐埋层的作用？2.在制作晶体管的时候，衬底材料电阻率的选取对器件有何影响？。
3.简单叙述一下pn结隔离的NPN晶体管的光刻步骤？4.简述硅栅p阱CMOS的光刻步骤？5.以p阱CMOS工艺为基础的BiCMOS的有哪些不足？6.以N阱CMOS工艺为基础的BiCMOS的有哪些优缺点？并请提出改进方法。
7. 请画出NPN晶体管的版图，并且标注各层掺杂区域类型。
8.请画出CMOS反相器的版图，并标注各层掺杂类型和输入输出端子。
第2章集成电路中的晶体管及其寄生效应1.简述集成双极晶体管的有源寄生效应在其各工作区能否忽略？。
2.什么是集成双极晶体管的无源寄生效应？3. 什么是MOS晶体管的有源寄生效应？4. 什么是MOS晶体管的闩锁效应，其对晶体管有什么影响?5. 消除“Latch-up”效应的方法？6.如何解决MOS器件的场区寄生MOSFET效应？7. 如何解决MOS器件中的寄生双极晶体管效应？第3章集成电路中的无源元件1.双极性集成电路中最常用的电阻器和MOS集成电路中常用的电阻都有哪些？2.集成电路中常用的电容有哪些。
3. 为什么基区薄层电阻需要修正。
4. 为什么新的工艺中要用铜布线取代铝布线。
5. 运用基区扩散电阻，设计一个方块电阻200欧，阻值为1K的电阻，已知耗散功率为20W/c㎡,该电阻上的压降为5V,设计此电阻。
第4章TTL电路1.名词解释电压传输特性 开门/关门电平 逻辑摆幅 过渡区宽度 输入短路电流 输入漏电流静态功耗 瞬态延迟时间 瞬态存储时间 瞬态上升时间 瞬态下降时间瞬时导通时间2. 分析四管标准TTL 与非门（稳态时）各管的工作状态？3. 在四管标准与非门中，那个管子会对瞬态特性影响最大，并分析原因以及带来那些困难。
集成运放电路试题及答案
集成运放电路试题及答案第三章集成运放电路⼀、填空题1、（3-1，低）理想集成运放的A ud= ，K CMR= 。
2、（3-1，低）理想集成运放的开环差模输⼊电阻ri= ，开环差模输出电阻ro= 。
3、（3-1，中）电压⽐较器中集成运放⼯作在⾮线性区，输出电压Uo只有或两种的状态。
4、（3-1，低）集成运放⼯作在线形区的必要条件是___________ 。
5、（3-1，难）集成运放⼯作在⾮线形区的必要条件是__________，特点是___________，___________。
6、（3-1，中）集成运放在输⼊电压为零的情况下，存在⼀定的输出电压，这种现象称为__________。
7、（3-2，低）反相输⼊式的线性集成运放适合放⼤ (a.电流、b.电压) 信号，同相输⼊式的线性集成运放适合放⼤ (a.电流、b.电压)信号。
8、（3-2，中）反相⽐例运算电路组成电压（a.并联、b.串联）负反馈电路，⽽同相⽐例运算电路组成电压（a.并联、b.串联）负反馈电路。
9、（3-2，中）分别选择“反相”或“同相”填⼊下列各空内。
（1）⽐例运算电路中集成运放反相输⼊端为虚地，⽽⽐例运算电路中集成运放两个输⼊端的电位等于输⼊电压。
（2）⽐例运算电路的输⼊电阻⼤，⽽⽐例运算电路的输⼊电阻⼩。
（3）⽐例运算电路的输⼊电流等于零，⽽⽐例运算电路的输⼊电流等于流过反馈电阻中的电流。
（4）⽐例运算电路的⽐例系数⼤于1，⽽⽐例运算电路的⽐例系数⼩于零。
10、（3-2，难）分别填⼊各种放⼤器名称（1）运算电路可实现A u＞1的放⼤器。
（2）运算电路可实现A u＜0的放⼤器。
（3）运算电路可将三⾓波电压转换成⽅波电压。
（4）运算电路可实现函数Y＝aX1＋bX2＋cX3，a、b和c均⼤于零。
（5）运算电路可实现函数Y＝aX1＋bX2＋cX3，a、b和c均⼩于零。
11、（3-3，中）集成放⼤器的⾮线性应⽤电路有、等。
12、（3-3，中）在运算电路中，运算放⼤器⼯作在区；在滞回⽐较器中，运算放⼤器⼯作在区。
第1章数字电路和集成逻辑门电路习题解答
第1章数字电路和集成逻辑门电路习题解答思维题和习题1-1填空题1)三极管截止条件为UBE ≤0V三极管饱和导通条件为IB≥IBS三极管饱和导通的IBS为IBS ≥ (VCC-UCES)/β RC2)当栅极电路输出为高电平时的负载是拉电流负载，当输出为低电平时的负载是填充电流负载3)当晶体管用作电子开关时，其工作状态必须是饱和或关断4)74LTL电路的电源电压值和输出电压的高低电平值分别约为5V、2.7V和0.5V74TTL电路的电源电压值和输出电压的高低电平值分别约为5V、2.4V和0.4V5)OC门被称为开集电极门。
多个OC门输出可以并联实现线路和功能CMOS门电路的输入电流始终为零7)不能暂停CMOS门电路的空闲输入。
与门应连接到高电平，或门应连接到低电平。
1-2选择题1) abc常用于以下电路中的总线应用A。
TSL门电路、0C门电路、漏极开路门电路、互补金属氧化物半导体与非门(2)TTL与非门有n个同类门电路，低电平输入电流为1.5毫安，高电平输入电流为10毫安，最大填充电流为15毫安，最大拉电流为400毫安。
选择正确答案n和最多b。
a . n = 5b . n = 10c . n = 20d . n = 403)与TTL数字集成电路相比，CMOS数字集成电路的突出优势是ACD A。
当三极管用作开关时，为了提高开关速度，da .降低饱和深度b .增加饱和深度c .采用有源漏极电路d .采用反饱和三极管5)进行TTL与非门空闲输入处理，可以使用ABDa。
连接到电源b，连接到电源c，连接到地d，通过电阻3kω并联连接到有用输入6)。
光盘可以在以下电路中实现“线和”功能当A与非门b三态输出门c打开集电极门d打开漏极门7)三态门输出高阻抗状态时，ABD是正确的a .使用电压表测量指针不动b .相当于暂停c .电压不是高或低d .测量电阻指针不动8)已知正向电压降UD = 1.7V，参考工作电流ID = 10mA，TTL门的输出高和低电平分别为UOH = 3.6V，UOL = 0.3V，允许充电电流和牵引电流分别为IOL = 15mA，IOH = 4mA那么电阻r应该选择d。
数字电路第三章习题与答案
第三章集成逻辑门电路一、选择题1、三态门输出高阻状态时,( )就是正确的说法。
A、用电压表测量指针不动B、相当于悬空C、电压不高不低D、测量电阻指针不动2、以下电路中可以实现“线与”功能的有( )。
A、与非门B、三态输出门C、集电极开路门D、漏极开路门3.以下电路中常用于总线应用的有( )。
A、TSL门B、OC门C、漏极开路门D、CMOS与非门4.逻辑表达式Y=AB可以用( )实现。
A、正或门B、正非门C、正与门D、负或门5.TTL电路在正逻辑系统中,以下各种输入中( )相当于输入逻辑“1”。
A、悬空B、通过电阻2、7kΩ接电源C、通过电阻2、7kΩ接地D、通过电阻510Ω接地6.对于TTL与非门闲置输入端的处理,可以( )。
A、接电源B、通过电阻3kΩ接电源C、接地D、与有用输入端并联7.要使TTL与非门工作在转折区,可使输入端对地外接电阻RI( )。
A、＞RONB、＜ROFFC、ROFF＜RI＜ROND、＞ROFF8.三极管作为开关使用时,要提高开关速度,可( )。
A、降低饱与深度B、增加饱与深度C、采用有源泄放回路D、采用抗饱与三极管9.CMOS数字集成电路与TTL数字集成电路相比突出的优点就是( )。
A、微功耗B、高速度C、高抗干扰能力D、电源范围宽10.与CT4000系列相对应的国际通用标准型号为( )。
A、CT74S肖特基系列B、 CT74LS低功耗肖特基系列C、CT74L低功耗系列D、 CT74H高速系列11.电路如图(a),(b)所示,设开关闭合为1、断开为0;灯亮为1、灯灭为0。
F 对开关A、B、C的逻辑函数表达式( )。
F1F 2(a)(b)Ａ.C AB F =1 )(2B A C F +=Ｂ.C AB F =1 )(2B A C F +=Ｃ. C B A F =2 )(2B A C F +=12.某TTL 反相器的主要参数为IIH ＝20μA;IIL ＝1、4ｍA;IOH ＝400μA;水IOL ＝14ｍA,带同样的门数( )。
2集成门电路习题解答
0
A
Y
B EN
［P2.14］由三态门构成的总线传输电路如图 P2.14 所示，图中 n 个三态门的输出接到
数据传输总线，D0、D1、…、Dn-1 为数据输入端，CS0 、CS1 、…、CS n−1 为片选信号输入 端。试问：（1）片选信号应满足怎样的时序关系，以便数据 D0、D1、…、Dn-1 通过总线进 行正常传输？（2）如果片选信号出现两个或两个以上有效，可能发生什么情况？（3）如 果所有的信号均无效，总线处在什么状态？
6 C
14 VDD
13 7
X2
X1
3
VSS 8 Y1 Y2
2
VDD
1 10
5
VSS 4
VDD 11 VDD 12
VSS 9
［P2.4］ 已知电路如图 P2.4 所示，写出 F1、F2、F3 和 F 与输入之间的逻辑表达式。
图 P2.4
解： F1 = AB ， F2 = CD ， F3 = AB + CD ， F = AB + CD ［P2.5］ 分析如图 P2.5 所示电路的逻辑功能，指出是什么门。
2 集成门电路习题解答
4
（a） 解：（1）
图 P2.1
（b）
（2）
Y = A+B
Y = A⋅B ［P2.2］ 分析如图 P2.2（a）、（b）所示电路的逻辑功能，写出电路输出函数 S 的逻辑
表达式。
B A
（a）
B
图 P2.2
B （b）
PDF 文件使用 "pdfFactory Pro" 试用版本创建
（1）当输入 A、B、C、D 取何值时，VD 有可能发光？ （2）为使 T 管饱和，T 的β值应为多少？
数字电子技术基础-第3章课后习题答案
第3章集成逻辑门电路3-1 如图3-1a）～d）所示4个TTL门电路，A、B端输入的波形如图e）所示，试分别画出F1、F2、F3和F4的波形图。
A1A234a)b)c)d)F1F2F3F4BAe）图3-1 题3-1图解：从图3-1a）～d）可知，11F=，2F A B=+，3F A B=⊕，4F A B= ，输出波形图如图3-2所示。
F1F2F3F4AB图3-2题3-1输出波形图3-2 电路如图3-3a ）所示，输入A 、B 的电压波形如图3-3b ）所示，试画出各个门电路输出端的电压波形。
1A 23b)a)AB图3-3 题3-2图解：从图3-3a ）可知，1F AB =，2F A B =+，3F A B =⊕，输出波形如图3-4所示。
F 1F 2F 3AB图3-4 题3-2输出波形3-3在图3-5a ）所示的正逻辑与门和图b ）所示的正逻辑或门电路中，若改用负逻辑，试列出它们的逻辑真值表，并说明F 和A 、B 之间是什么逻辑关系。
b)a)图3-5 题3-3图解：（1）图3-5a ）负逻辑真值表如表3-1所示。
表3-1 与门负逻辑真值表F 与A 、B 之间相当于正逻辑的“或”操作。
（2）图3-5b ）负逻辑真值表如表3-2所示。
表3-2 或门负逻辑真值表F 与A 、B 之间相当于正逻辑的“与”操作。
3-4试说明能否将与非门、或非门和异或门当做反相器使用？如果可以，各输入端应如何连接？解：与非门、或非门和异或门经过处理以后均可以实现反相器功能。
1）与非门：将多余输入端接至高电平或与另一端并联； 2）或非门：将多余输入端接至低电平或与另一端并联；3） 异或门：将另一个输入端接高电平。
3-5为了实现图3-6所示的各TTL 门电路输出端所示的逻辑关系，请合理地将多余的输入端进行处理。
b)a)AB=A B=+A BC DABC D图3-6 题3-5图解：a ）多余输入端可以悬空，但建议接高电平或与另两个输入端的一端相连；b ）多余输入端接低电平或与另两个输入端的一端相连；c) 未用与门的两个输入端至少一端接低电平，另一端可以悬空、接高电平或接低电平；d ）未用或门的两个输入端悬空或都接高电平。
门电路习题课讲解
0.4mA
iBS
VCC
VCE ( sat )
RC
5 0.1 50 2
0.05mA
iB iBS T饱和，vO=VCE(sat)=0.1V。
+5V iB
vO RB β=50 VB
11
(3)输入端悬空时
+5V
基极回路等效电路如图示 其戴维宁等效电路如图示
3k
2k
vI
4.7k b
Y1 ABCDE
(b)二极管构成或门，C、 D、E只要有一个为高 电平，则vI2为高电平
Y2 A B C D E
题知识点2：二极管与门、或门的应用
在CMOS电路中有时采用下图（c）（d）所示的扩展
功能用法，试分析各图的逻辑功能，写出Y3 Y4的
逻辑式。已知电源电压VDD=10V，二极管的正向导
vO
4.7k b
3k 18k
5V
8V
e
β=50
18k
b
e
RB RB=(4.7+3)//18=5.4k -8V
VB e
VB
18
3
58 4.7
18
8
1.1V
此时发射结正偏
iB
VB 0.7 5.4
1.1 0.7 5.4
0.1mA
iB iBS T饱和，vO=VCE(sat)=0.1V。
RC
10 0.1 0.16mA 30 2
1.9V
iB iBS T饱和，vO=VCE(sat)=0.1V
8
(3)输入端悬空时 基极回路等效电路如图
第1章-数字电路和集成逻辑门电路习题解答
思考题与习题1-1 填空题1）三极管截止的条件是U BE ≤0V。
三极管饱和导通的条件是I B≥I BS。
三极管饱和导通的I BS是I BS≥（V CC－U CES）/βRc。
2）门电路输出为高电平时的负载为拉电流负载，输出为低电平时的负载为灌电流负载。
3）晶体三极管作为电子开关时，其工作状态必须为饱和状态或截止状态。
4） 74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.7V、0.5V 。
74TTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.4V、0.4V 。
5）OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。
6） CMOS 门电路的输入电流始终为零。
7） CMOS 门电路的闲置输入端不能悬空，对于与门应当接到高电平，对于或门应当接到低电平。
1-2 选择题1）以下电路中常用于总线应用的有 abc 。
A.TSL门B.OC门C.漏极开路门D.CMOS与非门2）TTL与非门带同类门的个数为N，其低电平输入电流为1.5mA，高电平输入电流为10uA，最大灌电流为15mA，最大拉电流为400uA，选择正确答案N最大为 B 。
A.N=5B.N=10C.N=20D.N=403）CMOS数字集成电路与TTL数字集成电路相比突出的优点是 ACD 。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽4）三极管作为开关使用时，要提高开关速度，可 D 。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管5）对于TTL与非门闲置输入端的处理，可以 ABD 。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联6）以下电路中可以实现“线与”功能的有 CD 。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门7）三态门输出高阻状态时， ABD 是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动8）已知发光二极管的正向压降U D = 1.7V ，参考工作电流I D = 10mA ， 某TTL 门输出的高低电平分别为U OH = 3.6V ，U OL = 0.3V ，允许的灌电流和拉电流分别为 I OL = 15mA ，I OH = 4mA 。
半导体集成电路复习题及答案
半导体集成电路复习题及答案第8章动态逻辑电路填空题对于⼀般的动态逻辑电路，逻辑部分由输出低电平的⽹组成，输出信号与电源之间插⼊了栅控制1、极为时钟信号的 ,逻辑⽹与地之间插⼊了栅控制极为时钟信号的。
【答案：NMOS, PMOS, NOMS】对于⼀个级联的多⽶诺逻辑电路，在评估阶段：对PDN⽹只允许有跳变，对 PUN⽹只允许有跳变，2、PDN与PDN相连或PUN与PUN相连时中间应接⼊。
【答案：】解答题从逻辑功能，电路规模，速度3⽅⾯分析下⾯2电路的相同点和不同点。
从⽽说明CMOS动态组合逻辑1、电路的特点。
【答案：】图A是CMOS静态逻辑电路。
图B是CMOS动态逻辑电路。
2电路完成的均是NAND的逻辑功能。
图B的逻辑部分电路使⽤了2个MOS管，图A使⽤了4个MOS管，由此可以看出动态组合逻辑电路的规模为静态电路的⼀半。
图B的逻辑功能部分全部使⽤NMOS管，图A即使⽤NMOS也使⽤PMOS，由于NMOS的速度⾼于PMOS，说明动态组合逻辑电路的速度⾼于静态电路。
2、分析下⾯的电路，指出它完成的逻辑功能，说明它和⼀般动态组合逻辑电路的不同,说明其特点。
【答案：】该电路可以完成OUT=AB的与逻辑。
与⼀般动态组合逻辑电路相⽐，它增加了⼀个MOS管M kp,这个MOS 管起到了电荷保持电路的作⽤，解决了⼀般动态组合逻辑电路存在的电荷泄漏的问题。
3、分析下列电路的⼯作原理，画出输出端OUT的波形。
【答案：】答案：4、结合下⾯电路，说明动态组合逻辑电路的⼯作原理。
【答案：】动态组合逻辑电路由输出信号与电源之间插⼊的时钟信号PMOS,NMOS逻辑⽹和逻辑⽹与地之间插⼊的时钟信号NMOS组成。
当时钟信号为低电平时，PMOS导通，OUT被拉置⾼电平。
此时电路处于预充电阶段。
当时钟信号为低电平时，PMOS截⾄，电路与V DD的直接通路被切断。
这时NOMS导通，当逻辑⽹处于特定逻辑时，电路输出OUT被接到地，输出低电平。
第三章集成逻辑门电路例题补充
第2章 逻辑门电路2.1解题指导【例2-1】 试用74LS 系列逻辑门，驱动一只V D =1.5V ，I D =6mA 的发光二极管。
解：74LS 系列与之对应的是T4000系列。
与非门74LS00的I OL 为4mA ，不能驱动I D =6mA 的发光二极管。
集电极开路与非门74LS01的I OL 为6mA ，故可选用74LS01来驱动发光二极管，其电路如图所示。
限流电阻R 为Ω=--=--=k V V V R OL D CC 5.065.05.156【例2-2】 试分析图2-2所示电路的逻辑功能。
解：由模拟开关的功能知：当A =1时，开关接通。
传输门导通时，其导通电阻小于1k Ω，1k Ω与200k Ω电阻分压，输出电平近似为0V 。
而A =0时，开关断开，呈高阻态。
109Ω以上的电阻与200k Ω电阻分压，输出电平近似为V DD 。
故电路实现了非逻辑功能。
【例2-3】 试写出由TTL 门构成的逻辑图如图2-3所示的输出F 。
&≥1F≥1A B图2-3 例2-3门电路解：由TTL 门输入端悬空逻辑上认为是1可写出【例2-4】 试分别写出由TTL 门和CMOS 门构成的如图2-4所示逻辑图的表达式或逻辑值。
B F图2-4 例2-4门电路解：由TTL 门组成上面逻辑门由于10k Ω大于开门电阻R ON ，所以，无论 A 、B 为何值 。
由CMOS 门组成上面逻辑门由于CMOS 无开门电阻和关门电阻之说，所以， 。
2.2 例题补充2-1 一个电路如图2-5所示，其三极管为硅管，β=20，试求：ν1小于何值时，三极管T 截止，ν1大于何值时，三极管T 饱和。
解：设v BE =0V 时，三极管T 截止。
T 截止时，I B =0。
此时10)10(020I --=-v v I =2VT 临界饱和时，v CE =0.7V 。
此时V CC v Iv O+10V VV V 020011DD F ≈+=DDDD 44DD 599F 210101021010V V V V ≈+≈⨯+=A B A F =++⋅=110≡F AB F =mAI 0465.010207.010BS =⨯-=mAv I I 0465.010)10(7.027.0I BS B =----== v I =4.2V上述计算说明v I <2V 时，T 截止；v I >4.2V 时，T 饱和。
集成模拟考试题及答案
集成模拟考试题及答案# 集成模拟考试题及答案一、选择题1. 在模拟电路中，以下哪个元件不是基本的模拟元件？A. 电阻B. 电容C. 电感D. 逻辑门答案：D2. 以下哪个不是数字信号的特点？A. 离散性B. 确定性C. 连续性D. 随机性答案：C3. 在数字电路设计中，以下哪个不是常用的逻辑门？A. AND门B. OR门C. XOR门D. NOT门答案：D（NOT门是最基本的逻辑门之一）二、填空题1. 模拟信号具有______和______的特点。
2. 数字信号的传输方式主要有______和______。
答案：1. 连续性，不确定性2. 并行传输，串行传输三、简答题1. 简述模拟信号与数字信号的区别。
答案：模拟信号是连续变化的信号，可以表示任何连续的波形，如声音、温度等。
数字信号则是离散的，它表示的是一系列离散的值，通常用二进制数表示。
模拟信号与数字信号的主要区别在于模拟信号是连续的，而数字信号是离散的。
四、计算题1. 假设有一个RC电路，其中R=1kΩ，C=1μF，求该电路的充电时间常数τ。
答案：充电时间常数τ由公式τ=RC计算得出，代入数值得到τ=1kΩ*1μF=1秒。
五、论述题1. 论述数字电路与模拟电路在现代电子系统中各自的优势和应用场景。
答案：数字电路的优势在于其处理速度快，可靠性高，易于实现大规模集成，适合用于计算机、通信设备等需要高速处理和精确控制的场合。
模拟电路则在处理连续信号方面具有优势，如音频放大、信号调制解调等，它们在需要模拟信号处理的场合中不可或缺。
结束语：本次集成模拟考试题涵盖了模拟与数字电路的基本概念、特点、区别及其应用场景，旨在帮助考生全面复习和掌握相关知识点。
希望考生能够通过本次模拟考试，加深对电路基础知识的理解，为实际应用打下坚实的基础。
集成门电路习题解答
.自我检测题1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。
2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。
3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。
4．CMOS门电路的灌电流负载发生在输出低电平情况下。
负载电流越大，则门电路输出电压越高。
5．CMOS门电路的静态功耗很低。
随着输入信号频率的增加，功耗将会增加。
6．OD门在使用时输出端应接上拉电阻和电源。
7．三态门有3种输出状态：0态、1态和高阻态。
8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。
9．在CMOS门电路中，输出端能并联使用的电路有OD门和三态门；10．CMOS传输门可以用来传输数字信号或模拟信号。
11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。
V（V TN、V TP分别为NMOS管和PMOS 12．当CMOS反相器的电源电压V DD＜V TN+TP管的开启电压）时能正常工作吗？答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。
13．CMOS反相器能作为放大器用吗？答：可以。
在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。
由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态，v I=v O=V T=V DD/ 2就是反相器的静态工作点。
反相器的输入电压稍有变化，输出就发生很大变化。
14．如果电源电压增加5%，或者部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。
15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL （max），这些参数应满足以下条件：V OH（min）≥V IH（min）V OL（max）≤V IL（max）.）（maxOHI≥nI IH（max）I OL（max）≥m）（maxILI16．已知图T2.16所示电路中各MOSFET管的T V=2V，若忽略电阻上的压降，则电路中的管子处于导通状态。
第1章数字电路和集成逻辑门电路习题解答
思考题与习题1-1 填空题1）三极管截止的条件是U BE ≤0V。
三极管饱和导通的条件是I B≥I BS。
三极管饱和导通的I BS是I BS≥（V CC－U CES）/βRc。
2）门电路输出为高电平时的负载为拉电流负载，输出为低电平时的负载为灌电流负载。
3）晶体三极管作为电子开关时，其工作状态必须为饱和状态或截止状态。
4） 74LSTTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.7V、0.5V 。
74TTL电路的电源电压值和输出电压的高、低电平值依次约为 5V、2.4V、0.4V 。
5）OC门称为集电极开路门门，多个OC门输出端并联到一起可实现线与功能。
6） CMOS 门电路的输入电流始终为零。
7） CMOS 门电路的闲置输入端不能悬空，对于与门应当接到高电平，对于或门应当接到低电平。
1-2 选择题1）以下电路中常用于总线应用的有 abc 。
A.TSL门B.OC门C.漏极开路门D.CMOS与非门2）TTL与非门带同类门的个数为N，其低电平输入电流为1.5mA，高电平输入电流为10uA，最大灌电流为15mA，最大拉电流为400uA，选择正确答案N最大为 B 。
A.N=5B.N=10C.N=20D.N=403）CMOS数字集成电路与TTL数字集成电路相比突出的优点是 ACD 。
A.微功耗B.高速度C.高抗干扰能力D.电源范围宽4）三极管作为开关使用时，要提高开关速度，可 D 。
A.降低饱和深度B.增加饱和深度C.采用有源泄放回路D.采用抗饱和三极管5）对于TTL与非门闲置输入端的处理，可以 ABD 。
A.接电源B.通过电阻3kΩ接电源C.接地D.与有用输入端并联6）以下电路中可以实现“线与”功能的有 CD 。
A.与非门B.三态输出门C.集电极开路门D.漏极开路门7）三态门输出高阻状态时， ABD 是正确的说法。
A.用电压表测量指针不动B.相当于悬空C.电压不高不低D.测量电阻指针不动8）已知发光二极管的正向压降U D = 1.7V ，参考工作电流I D = 10mA ， 某TTL 门输出的高低电平分别为U OH = 3.6V ，U OL = 0.3V ，允许的灌电流和拉电流分别为 I OL = 15mA ，I OH = 4mA 。
第三章 集成门电路与触发器习题解答
Q （CP 0 时） D （CP 1 时）
3.14 已知输入信号A和B的波形如图3.54（a）所示， 试画出图3.54（b）、（c）中两个触发器Q端的输出波 形，设触发器初态为0。
解：D触发器的次态 Q1n1 D A B T触发器的次态 Q2n1
Q2 T Q2 AB Q2 Q2 ( AB 0) ( AB 1)
3.2
简述晶体二极管的静态特性？
答：晶体二极管的静态特性是指二极管在导通和 截止两种稳定状态下的特性。当正向电压 U F小于 门槛电压 U TH 时，管子处于截止状态；当 U F U TH 时，管子处于正向导通状态；二极管在反向电压 （反向击穿电 U R作用下处于截止状态，当 U R U BR 压）时，管数？
答：TTL与非门的主要外部特性参数有输出逻辑电 平（ VOH ，VOL）、开门电平（ VON ）、关门电平 （ VOFF ）、扇入系数（ N i ）、扇出系数（N o）、平 均传输时延（ t pd ）和空载功耗（ P ）等。
3.7 OC门和TS门的结构与一般TTL与非门有何不同？ 各有何主要应用？
3.9 图3.52（a）所示为三态门组成的总线换向开 关电路，其中，A、B为信号输入端，分别送两个频 率不同的信号；EN为换向控制端，控制电平波形如 图3.52（b）所示。试画出 Y1 , Y2 的波形。 解：EN=0时，
Y1 A ,
Y2 B ;
EN=1时，
Y1 B ,
Y2 A ;
3.8 有两个相同型号的TTL与非门，对它们进行测 试的结果如下：
（1）甲的开门电平为1.4V，乙的开门电平为1.5V； （2）甲的关门电平为1.0V，乙的关门电平为0.9V。 试问在输入相同高电平时，哪个抗干扰能力强？在输 入相同低电平时，哪个抗干扰能力强？
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
自我检测题1．CMOS门电路采用推拉式输出的主要优点是提高速度，改善负载特性。
2．CMOS与非门多余输入端的处理方法是接高电平，接电源，与其它信号引脚并在一起。
3．CMOS或非门多余输入端的处理方法是接低电平，接地，与其它信号引脚并接在一起。
4．CMOS门电路的灌电流负载发生在输出低电平情况下。
负载电流越大，则门电路输出电压越高。
5．CMOS门电路的静态功耗很低。
随着输入信号频率的增加，功耗将会增加。
6．OD门在使用时输出端应接上拉电阻和电源。
7．三态门有3种输出状态：0态、1态和高阻态。
8．当多个三态门的输出端连在一条总线上时，应注意任何时刻只能有一个门电路处于工作态。
9．在CMOS门电路中，输出端能并联使用的电路有 OD门和三态门；10．CMOS传输门可以用来传输数字信号或模拟信号。
11．提高LSTTL门电路工作速度的两项主要措施是采用肖特基三极管和采用有源泄放电路。
12．当CMOS反相器的电源电压V DD＜V TN+TPV（V TN、V TP分别为NMOS管和PMOS管的开启电压）时能正常工作吗？答：不能正常工作，因为，当反相器输入电压为1/2V DD时，将出现两只管子同时截止的现象，这是不允许的。
13．CMOS反相器能作为放大器用吗？答：可以。
在反相器的两端跨接了一个反馈电阻R f就可构成高增益放大器。
由于CMOS 门电路的输入电流几乎等于零，所以R f上没有压降，静态时反相器必然工作在v I=v O的状态， v I=v O=V T=V DD/ 2就是反相器的静态工作点。
反相器的输入电压稍有变化，输出就发生很大变化。
14．如果电源电压增加5%，或者内部和负载电容增加5%，你认为哪种情况会对CMOS 电路的功耗产生较大影响？解：根据公式P D=（C L+C PD）V DD2f，电源的变化对功耗影响更大。
15．当不同系列门电路互连时，要考虑哪几个电压和电流参数？这些参数应满足怎样的关系？解：应考虑以下参数：V OH（min）、V IH（min）、V OL（max）、V IL（max）、I OH（max）、I OL（max）、I IH（max），I IL（max），这些参数应满足以下条件：V OH（min）≥V IH（min）V OL（max）≤V IL（max））（maxOHI≥nI IH（max）I OL（max）≥m）（maxILI16．已知图T2.16所示电路中各MOSFET管的TV=2V，若忽略电阻上的压降，则电路中的管子处于导通状态。
+1.5V+0V+5V+5V0V+5VA． B． C． D．图T2.1617．三极管作为开关时工作区域是。
A．饱和区+放大区 B．击穿区+截止区C．放大区+击穿区 D．饱和区+截止区18．门电路参数由大到小排列正确的是。
A．V OH（min）、V IH（min）、V IL（max）、V OL（max）B．V IH（min）、V OH（min）、V OL（max）、V IL（max）C．V OH（min）、V IH（min）、V OL（max）、V IL（max）D．V IH（min）、V OH（min）、V IL（max）、V OL（max）19．对CMOS门电路，以下说法是错误的。
A．输入端悬空会造成逻辑出错B．输入端接510kΩ的大电阻到地相当于接高电平C．输入端接510Ω的小电阻到地相当于接低电平D．噪声容限与电源电压有关20．某集成电路芯片，查手册知其最大输出低电平V OL（max）=0.5V，最大输入低电平V IL （max）=0.8V，最小输出高电平V OH（min）=2.7V，最小输入高电平V IH（min）=2.0V，则其低电平噪声容限V NL= 。
A．0.4V B．0.6V C．0.3V C．1.2V21．某集成门电路，其低电平输入电流为1.0mA，高电平输入电流为10μA，最大灌电流为8mA，最大拉电流为400μA，则其扇出系数为N= 。
A ．8 B．10 C． 40 D．2022．设图T2.22所示电路均为LSTTL门电路，能实现AF 功能的电路是。
G GGV1kA F FF A FAA． B． C． D．图T2.2223．设图T2.23所示电路均为CMOS门电路，实现BAF+=功能的电路是。
ABFABABFAB FA． B． C． D．图T2.2324LSTTL门电路，当EN=0时，F的状态为。
．BAF= C．ABF= D．BAF=FABCF图T2.24 图T2.2525．OD门组成电路如图T2.25所示，其输出函数F为。
A．BCABF+=．))((CBBAF++= D．BCABF⋅=习题1．写出如图P2.1所示CMOS门电路的逻辑表达式。
V DDYABVDDZC图P2.1 图P2.2解：YBAY⋅=（与非门）2．写出如图P2.2所示CMOS门电路的逻辑表达式。
解：ABDCABDCZ++=⋅+=3．双互补对与反相器引出端如图P2.3所示，试将其分别连接成：（1）三个反相器；（2）3输入端与非门；（3）3输入端或非门；（4）实现逻辑函数）（BACL+=；（5）一个非门控制两个传输门分时传送。
13 14 78215411910V DD VDDVV SSVSSVSS 图P2.3解：（1）3个反相器1482411910V DDV DDV V SS V SSV SS V DD V DDV DD（2）3输入与非门DD V DDYAB C（3）3输入或非门V AB CY（4）实现逻辑函数）（B A C Y +=VYABCVAY连接图等效图当C=0时，Y=1；当C=1时，BAY+=（5）一个非门控制两个传输门分时传送C4．电路如图P2.4所示，G1为74HC系列CMOS门电路，其数据手册提供的参数为V OL（max）=0.33V，V OH（min）=3.84V，I OL（max）=4mA，I OH（max）= -4mA。
三极管T导通时V BE=0.7V，饱和时V CES=0.3V，发光二极管正向导通时压降V D=2.0V。
（1）当输入A、B取何值时，发光二极管D有可能发光？（2）为使T管饱和，T的β值应为多少？ABD图P2.4解：（1）要使发光二极管D发光，必须使T管饱和导通，要使T管饱和导通，必须使G1输出高电平，即A 和B 至少有一个为低电平。
（2）为使三极管导通时进入饱和状态，三极管β的选择必须满足I B ≥I BS ，式中βββ3.551.03.00.25C CES D CC BS =⨯--=--=R V V V I mA 314.0107.084.3B BE OH B =-=-=R V V I 代入给定数据后，可求得β≥17。
5．有一门电路内部电路如图P2.5所示，写出Y 的真值表，画出相应的逻辑符号。
解：真值表逻辑符号ENA Y6．分析如图P2.6所示电路的逻辑功能，画出其逻辑符号。
ENYVABY图P2.5 图P2.6解：A 、B 为电路输入变量，F 为输出变量，只要列出真值表，就可判断其逻辑功能。
7．由三态门构成的总线传输电路如图P2.7所示，图中n个三态门的输出接到数据传输总线，D0、D1、…、D n-1为数据输入端，0CS、1CS、…、1-nCS为片选信号输入端。
试问：（1）片选信号应满足怎样的时序关系，以便数据D0、D1、…、D n-1通过总线进行正常传输？（2）如果片选信号出现两个或两个以上有效，可能发生什么情况？（3）如果所有的信号均无效，总线处在什么状态？01n-1n图P2.7解：（1）片选信号任何时刻只能有一个为低电平；（2）总线冲突。
（3）高阻态。
8．分析如图P2.8（a）、（b）所示电路的逻辑功能，写出电路输出函数S的逻辑表达式。
BBS A S（a）（b）图P2.8解：（1）输出S是A和B的异或函数，即（2）输出S 是A 和B 的异或函数，即9．晶体管电路如图P2.9所示，试判断各晶体管处于什么状态？i Cv I =+6V=50（a ）V =5V i Ci B=2030k （b ）图P2.9解：（a ）根据图中参数mA mA R V v i B 106.0507.06=-=-=B BE ImA mA R V V i CC BS 24.01503.012=⨯-=-=C CES β因为i B ＜i BS ，故T 1管处于放大状态。
（b ）mA mA R V V i B 143.0307.05=-=-=B BE CCmA mA R V V i CC BS 078.03203.05=⨯-=-=C CES β因为i B ＞i BS ，故T 2管处于饱和状态。
10．已知电路如图P2.10所示，写出F 1、F 2、F 3和F 与输入之间的逻辑表达式。
V CCA DC BF图P2.10解：AB F =1，CD F =2，CD AB F +=3，CD AB F += 11．分析如图P2.11所示电路的逻辑功能，指出是什么门。
FA B图P2.11解：A 、B 加不同电平时，T 4~T 8的通断情况如表所示。
电路为OC 输出的同或门.12．图P2.12（a ）所示为LSTTL 门电路，其电气特性曲线如图P2.12（b ）所示。
请按给定的已知条件写出电压表的读数（填表P2.12）。
假设电压表的内阻≥100kΩ。
vO v I/VvI/V R1（a）（b）图P2.12表P2.12解：13．图P3.13中G1、G2、G3为LSTTL门电路，G4、G5、G6为CMOS门电路。
试指出各门的输出状态（高电平、低电平、高阻态？）。
GY1GY2GV410kVY5VDDG6Y63G5V图P2.13解：Y 1高电平，Y 2高阻态，Y 3低电平，Y 4高电平，Y 5低电平，Y 6低电平14．如图P2.14所示逻辑电路能否实现所规定的逻辑功能？如能的在括号内写“Y ”，错的写“N ”。
V ACBL1A B C DL 2图P2.14⎩⎨⎧+====C A L B CL B 1110时，时，（ ） L 2=AB +CD （ ）解：Y ，N15．如图P2.15所示逻辑电路能否实现所规定的逻辑功能？如能的在括号内写“Y ”，错的写“N ”。
A CB L 2VDDAB C L 1图P2.15CD AB L +=1（ ） ⎪⎩⎪⎨⎧====CL B ACL B 2210时，时，（ ）解：Y ，N16．由门电路组成的电路如图P2.16所示。
试写出其逻辑表达式。
Y 1A B C2TTL 门电路TTL 门电路AB C3图P2.16解：C B A C B A Y =+⋅+=01，B C A B C B AB C Y +=⋅+⋅⋅=2，3==+Y A BC A BC ⋅ 17．由门电路组成的电路如图P2.17所示。
试写出其逻辑表达式。