同步可逆计数器和序列检测器

课程实验报告课程名称：数字电路与逻辑设计

专业班级：计实1001班

学号：U201014488

姓名：王宸敏

指导教师：

周次：第十周

同组人员：熊凯

报告日期：2012年5月18日

计算机科学与技术学院

【内容A】

一、实验名称

利用所给组件，设计一个同步模4可逆计数器，其框图如图5.9所示。图中，X为控制变量，当X=0是进行加一计数，X=1时进行减一计数；Y2、Y1为计数状态；Z为进位或借位输出信号。

二、实验目的

掌握同步时序电路实验的设计方法，验证所设计的同步时序逻辑电路，加深对“同步”和“时序”这两个名词的理解。

三、实验所用仪器和组件

1.双D触发器组件2片，型号为74LS74

2.负沿双JK触发器2片，型号为74LS73

3.二输入四“与非”门2片，型号为74LS00

4.二输入四“或非”门1片，型号为74LS02

5.三输入三“与非”门1片，型号为74LS10

6.二输入四“异或”门1片，型号为74LS86

7.六反相器组件2片，型号为74LS04

四、实验设计方案及逻辑图

1.首先画出状态图如下：

3.由真值表得到D1、D2及Z 的卡诺图如下：

D2：

121212122y y x y xy y y x y y x D +++= 21y y x ⊕⊕= D1：

11y D = Z ：

1212y y x y y x Z +=

1212y y x y y x ⋅=

4.由D1、D2及Z 的表达式可以设计出电路图如下，采用D 触发器：

五、描述实验现象，并运用所学的知识进行分析、处理及讨论

1.当输入x=0时，电路实现的是模4加法，即每来一个脉冲计数状态加一，同时逢4进位，即输出z=1。因为电路图是按照状态图、真值表、状态表、表达式得到的，因此实现的正好是满足功能的电路。

2.当输入x=1时，电路实现的是模4减法，即每来一个脉冲计数状态减一，同时逢4借位，即输出z=1。因为电路图是按照状态图、真值表、状态表、表达式得到的，因此实现的正好是满足功能的电路。

【内容B 】

一、 实验名称

利用所给组件按Mealy 型和Moore 型同步时序逻辑电路的设计方法设计一个“1001” 序列检测器，其框图如图5.10所示。

该电路的逻辑功能是，在输入端X上串行输入随机二进制码，输入信号为电平信号。每当输入的代码中出现“1001”序列时，在输出端Z产生一个高电平，即Z=1，其他情况下Z=0。

典型输入、输出序列如下：

X: 0 1 0 0 1 0 1 0 1 1 0 0 1 0 0 1

Z: 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1

二、实验目的

掌握同步时序电路实验的设计方法，验证所设计的同步时序逻辑电路，加深对“同步”和“时序”这两个名词的理解。

三、实验所用仪器和组件

1.双D触发器组件2片，型号为74LS74

2.负沿双JK触发器2片，型号为74LS73

3.二输入四“与非”门2片，型号为74LS00

4.二输入四“或非”门1片，型号为74LS02

5.三输入三“与非”门1片，型号为74LS10

6.二输入四“异或”门1片，型号为74LS86

7.六反相器组件2片，型号为74LS04

四、实验设计方案及逻辑图

1.依题意可知，可以设有5种状态：

A：表示初状态；B：表示接收到‘1’；C：表示接收到‘10’；D：表示接收到‘100’；

E：表示接收到‘1001’

2.画出状态图如下：

3.

4.由状态表作隐含表进行状态化简：

由隐含图可知，B、E是等效类，因此可以将B、E合并，其中令a=A, b={B,E}, c=C, d=D 化简后的状态表如下所示：

5.根据化简后的状态表，按照相邻法则编码得到：

6.

7. 再由真值表得到D2、D1及Z 的卡诺图和表达式：

D2

112y x y x D +==

21211y y x y y x D +⋅=+=

Z:

2121y y x y y x Z +==

8. 由D1、D2及Z 的表达式可以设计出电路图如下，采用D 触发器：

五、 描述实验现象，并运用所学的知识进行分析、处理及讨论

输入典型序列时，当且仅当出现“1001”序列时输出为1，其它情况下输出为0。因为

电路图是按照状态图、真值表、状态表、表达式得到的，再通过一些逻辑门的组合输出结果，因此实现的正好是满足功能的电路。

六、回答思考题

1.同步时序电路与组合电路有何区别？

答：同步时序电路中用到了触发器，其中触发器能够保存电路之前的状态，使得电路的输出可以与输入和之前的状态相关；而组合电路不具有保存电路状态的功能。

2.你所设计的电路中是否存在多余状态？若有，将会电路的正常工作状态产生怎样的影响？

答：由于我设计的电路中进行了状态化简，因此是最简的电路，不存在多余状态。若有多余的状态，不会对电路得到的结果产生影响，只会产生一定的时延。

3.Mealy型和Moore型同步时序电路的主要区别是什么？

答：Mealy型与状态和当前的输入有关，而Moore只与状态有关。

七、实验感受及体会

本次实验主要是进行同步时序电路的设计，第一个实验的内容比较简单，相当于题目已经给好了各状态的编码，通过状态图、状态表得到真值表、卡诺图以及表达式就可以设计出符合条件的逻辑电路了。唯一需要注意的就是通过表达式将其化简成使用最少的逻辑门的电路，使电路最简，同时功能齐全。第二个实验就需要根据所给状态进行状态化简，在利用相邻编码的原则进行编码，之后的过程就和第一个实验的是一样的了。第二个实验考查了我们较为全面的能力，也很好的培养了、锻炼了我们分析问题的能力和动手能力。在进行电路连接的时候也要求我们要细心仔细，一个人进行接线，另一个人在一旁检查错误，也锻炼了两个人之间的团结合作的能力。

总而言之，这次的实验对我们的各种能力的提高很有帮助！