组合逻辑电路译码器共47页
4常用组合逻辑电路
RBI =0且A3 ～ A0=0时,使Ya ～ Yg=0,全灭. RBO :RBI=0,A3～A0=0时,RBO=0;否则RBO=1
多个译码器的连接
三,数据分配器
数据分配器是将一个输入数据根据需要送到多个 不同的输出通道上.
Y0 Y1 Y2n-1
数据输入
n位通道选择信号
数据输入 例: 地址 输入
00 X
&
01
& 1
B 11 10
X
B
Y3
A
1
X
01 11 X
X X
X
+UCX X
X X
Y2 10 Y X Y1 0
2,二 — 十进制编码器 将十个状态(对应于十进制的十个代码)编 制成BCD码. 十个输入 输入:Y0 Y9 输出:ABCD 列出状态表如下: 四位
2,二 — 十进制编码器
8421BCD编码表 输出 十进制数 ABCD 0 ( y0 ) 0000 1 ( y1 ) 0001 2 ( y2 ) 0010 3 ( y3 ) 0011 4 ( y4 ) 0100 5 ( y5 ) 0101 6 ( y6 ) 0110 7 ( y7 ) 0111 8 ( y8 ) 1000 9 ( y9 ) 1001 输入
&
Y2 = B A
1
Y3 = BA
EI=0 — 译码器工作
EI
EI=1—译码器被封锁
14-3 显示译码器
《数字电子技术基础》
LT =
0 时，输出 a ~ g 全“1”七段全亮。
第十四讲 若干常用中规模组合逻辑电路-译码器
表1 74LS48功能表
序 号 0 1 2 输入 输出
BI / RBO
LT RBI A3 A2 A1 A0
1 1 1 1 X X 0 0 0 0 0 0 0 0 1 0 1 0
《数字电子技术基础》
第十四讲 若干常用中规模组合逻辑电路-译码器
◆ LED (Light Emitting Diode)的显示电路——
半导体数码管（八段）外形图及等效电路
优点: 工作电压低、体积小、寿命长、可靠性高，响应时 间短（< 0.1μs ），亮度较高。 缺点: 工作电流较大，每一段工作电流在10mA左右。
《数字电子技术基础》
第十四讲 若干常用中规模组合逻辑电路-译码器
◆ LED 的驱动电路——
既可以用半导体三极管驱动，也可以用TTL与非门驱动。
TTL74SN IOL(max)=16mA
《数字电子技术基础》
第十四讲 若干常用中规模组合逻辑电路-译码器
◆ LCD (Liquid Crystal Display)的显示电路——
1 0 X 0 0 0 X X 0 0 X X
a
0 1 X 0 0 0 X X 0 1 X X
b
0 0 X 0 0 0 X X 1 0 X X
c
1 1 X 1 1 1 X X 0 0 X X
e
a = DC BA + C B A
DC BA 00 01 11 10 00 0 1 X 0 01 11 10
a f gb e c d
数字电路译码器PPT课件
(2) 写出标准与—或表达式→与
S1
非表达式。
S2
Y1 ABC ABC C
S3
= ABC ABC ABC ABC ABC
74LS138
= m1 m3 m5 m6 m7
Y 9 A3 A2 A1A0 …
Y 15 A3 A2 A1A0
第27页/共45页
A
S1
S2
S3
D
C B
(4) 画连线图
令A3=A、A2=B、A1=C、A0=D
S1 S2 S3
& Y
第28页/共45页
6.2.3 显示译码器
能够显示数字的器件称为数字显示器。 显示译码器----将与数字对应的二进制代码翻译成数字 显示器所能识别的信号的译码器。
Y3 A2 A1A0 m3
Y4 A2 A1 A0 m4
Y5 A2 A1A0 m5
令A2=A、A1=B、A0=C
Y6 A2 A1 A0 m6 Y7 A2 A1A0 m7
Y m1m3 m5 m6 m7 Y1Y 3Y 5Y 6Y 7
Y2 m0 m7 Y 0Y 7
第24页/共45页
第26页/共45页
(3) 将逻辑函数式和4-16译码器输出表达式比较
Y 0 A3 A2 A1A0
Y 1 A3 A2 A1A0 Y 2 A3 A2A1A0 … Y 7 A3A2 A1A0
Y 8 A3 A2 A1A0
令A3=A、A2=B、A1=C、A0=D
F m0 m1m3 m14 m15 Y 0Y 1Y 3Y 14Y 15
S1
组合逻辑电路及编译码器
&
A B
&P
&
≥1 L
C
&
解：1）由逻辑图逐级写出表达式（借助中间变量P）。
P ABC
L AP BP CP
（2）化简与变换：
AABC BABC C ABC
L ABC(A B C) ABC A B C ABC ABC
（3）由表达式列出真值表。
真值表
ABC
L
（4）分析逻辑功能 ：
I7 I6 I5 I4 I3 I2 I1 I0
X15 X14 X13 X12 X11 X10 X9 X8
X7 X6 X5 X4 X3 X2 X1 X0
(2)组成8421BCD 编码器
Y3
Y2
Y1 Y0
G1 1 G2 1
& G3
G4 &
GS
A2
A1
A0
EI
74148
EO
I7 I6 I5 I4 I3 I2 I1 I0
组成：组合电路、记 忆元件。
组合电路的研究内容：
分析： 给定 逻辑图
分析
得到 逻辑功能
设计：逻辑给功定能
设计
画出 逻辑图
4.1 组合逻辑电路的分析
逻辑图
A
& Y1
逐从 级输
B
& Y2
YY
&
1 写入
出到 输 出
C
Y3
&
逻辑表达式
化 简2
最简与或表达式
Y1 AB Y2 BC
1
Y Y1Y2Y3 AB BC AC
1 1 S7 1 1 0 1 1 1 1 1 1110111111 1 1 S8 0 1 1 1 1 1 1 1
组合逻辑电路(电子技术课件)
组合逻辑电路•组合逻辑电路的概述•组合逻辑电路的分析•组合逻辑电路的设计•常用的组合逻辑电路在数字电路中，数字电路可分为组合逻辑电路和时序逻辑电路两大类。
组合逻辑电路：输出仅由输入决定，与电路当前状态无关，电路结构中无反馈环路(无记忆)。
组合逻辑电路的概述1.特点(1)输入、输出之间没有反馈延迟通路；(2)电路中不含记忆元件；(3)电路任何时刻的输出仅取决于该时刻的输入，而与电路原来的状态无关。
2.描述组合电路逻辑功能的方法逻辑表达式、真值表、卡诺图、逻辑图、波形图。
组合逻辑电路的分析[例] 试分析下列组合逻辑电路的功能。
[例] 试分析下列组合逻辑电路的功能。
解：（1）根据给定的逻辑电路，写出所有输出逻辑函数表达式并对其进行变换：（2）根据化简后的逻辑函数表达式列出真值表，如表。
（3）逻辑功能评述该电路是一位二进制数比较器：当A>B时，L1=1；当A<B时，L3=1。
注意在确定该电路的逻辑功能时，输出函数L1、L2、L3不能分开考虑。
组合逻辑电路的设计1.组合逻辑电路设计的目的设计组合电路的目的是根据功能要求设计最佳电路。
即根据给出的实际问题，求出能够实现这一逻辑要求的最简的逻辑电路，这就是组合电路的设计，它是分析的逆过程。
2.设计组合电路的步骤：(1)分析设计要求；(2)根据功能要求列出真值表；(3)根据真值表利用卡诺图进行化简，得到最简逻辑表达式；(4)根据最简表达式画逻辑图。
[例]用与非门设计一个三变量“多数表决电路”。
解：（1）进行逻辑抽象，建立真值表：用A、B、C表示参加表决的输入变量，“1”代表赞成，“0”代表反对，用F表示表决结果，“1”代表多数赞成，“0”代表多数反对。
根据题意，列真值表如表。
（2）根据真值表写出逻辑函数的“最小项之和”表达式：（3）将上述表达式化简，并转换成与非形式：（4）根据逻辑函数表达式画出逻辑电路图，如图。
上述逻辑电路可以用74LS00芯片实现，74LS00为4个2输入与非门芯片，74LS00的逻辑符号和引脚图如图所示。
4.3常用组合逻辑电路(3线—8线译码器 138)
用中规模集成电路设计逻辑电路，可 以减少连线、提高可靠性。
任何一个逻辑函数都可以表示成最小 项和的形式，而3-8译码器的输出对应于 不同的最小项，因此，可用3-8译码器方 便的实现任意3三变量逻辑函数。
例1：利用74HC138设计一个多输出的组合逻辑电 路，输出逻辑函数式为：
状态 不工作 工作，但无输入 工作，且有输入 不可能出现
4.3.2 译码器
译码器的逻辑功能是将每个输入的 二进制代码译成对应的输出高、低电平 信号。
译码器
二进制译码器 二－十进制译码器
显示译码器
一、二进制译码器
二进制译码
器有n个输入 端(即n位二进
制码)，2n个 输出线。
常见的译码 器有2—4译码 器、3—8译码 器和4—16译
X
1 XXX1 1 1 1 1 1 1 1
1
0 00011111110
1
0 00111111101
1
0 01011111011
1
0 01111110111
1
0 10011101111
1
0 10111011111
1
0 11010111111
1
0 11101111111
当附加控制端S1＝0或S2＋S3＝1时，译码器被 禁止工作，输出端状态全部为高电平。
A2 A1 A0 S1 S 2 S 3
ABC 1
例3 试利用3线－8线译码器74HC138及与非门实现 全减器，设A为被减数，B为减数，CI为来自低位的 借位，D为差，CO为向高位的借位。
A B CI D CO 00 000 00 111 01 011 01 101 10 010 10 100 11 000 11 111
组合逻辑电路译码器
Y7 A3 A2 A1 A0
Y8 A3 A2 A1 A 0 Y9 A3 A2 A1 A0
二—十进制译码器74HC42逻辑图
13
二—十进制译码器74LS42逻辑图
由二—十进制译码器74LS42设计3-8译码器
14
四、数字显示译码器(7段显示译码器)
在数字系统中，常常需要将译码输出显示成十进制数字或 其它符号。因此，希望译码器能直接驱动数字显示器，或者能 同显示器配合使用，这种类型的译码器称为显示译码器。 显示译码器经常和七段显示器（七段数码管）配合使用。
Y i Emi (i 0,1,2,3)
7
由上可知：
Y 0 A1 A0 , Y 1 A1 A0 , Y A1 A0 , Y 3 A1 A0 ,
Y i Emi (i 0,1,2,3)
2
可画出逻辑图
2—4译码器符号
8
3）. 应用举例
A3 =0时，片Ⅰ工作，片Ⅱ禁止
(1)功能扩展(利用使能端实现)
Y0 A2 A1 A0 S1 S2 +S3 m0 S1 S2 +S3 Y1 A2 A1 A0 S1 S2 +S3 m1S1 S2 +S3 Y7 A2 A1 A0 S1 S2 +S3 m7 S1 S2 +S3
附加 控制端
Yi S mi (i 0,1,2,7)
S S1（ S 2 + S3）
A2 3-8 线 译 码 器 Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7
1
一组高低电平信号
A1
A0
1) 二极管与门阵列组成的3线－8线译码器
将一组3位 二进制代码译成对应的8个输出信号,
逻辑门电路及组合逻辑电路PPT课件
例8-15 某工厂有A、B、C三个车间和一个自备电站，站内有两台发电机G1和G2。 G1的容量是G2的两倍。如果一个车间开工，只需G2运行即可满足要求；如果两个 车间开工，只需G1运行；若三个车间同时开工，则G1和G2均需运行。试画出控制 G1和G2运行的逻辑图。
解 用A、B、C分别表示三个车间的开工状态：开工为1，不开工为0；G1和G2运行 为1，停机为0。
① 根据题意列出逻辑真值表。
第6页/共39页
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
三、逻辑代数运算法则
1.基本运算法则
0·A=0
1·A=A
A·A=A 0+A=A
AA 0 1+A=1
A+A=A A A 1
AA 2.交换律
AB=BA A+B=B+A 3.结合律 ABC=(AB)C=A(BC)
A+B+C=A+(B+C)=(A+B)+C 4.分配律 A(B+C)=AB+AC
10
非逻辑的逻辑表达式为：F=A
可用逻辑非门实现这种运算，非门的逻辑符号为：
1
A
F
非门的波形为： A
非门
F
第4页/共39页
第八章 逻辑门电路及组合逻辑电路 8.1 逻辑代数及逻辑门电路
(二)复合逻辑运算及其复合门
用两个以上基本运算构成的逻辑运算。包括与非、或非、与或非、异 或和同或运算。和三个基本运算一样，它们都有集成门电路与之对应。
第13页/共39页
第八章 逻辑门电路及组合逻辑电路 8.2 组合逻辑电路
例8-12 分析如图所示电路的逻辑功能。
AB
译码器设计组合逻辑电路案例分析
译码器设计组合逻辑电路案例分析【信息单】一、编码器在数字系统中，把二进制码按一定的规律编排，使每组代码具有特定的含义，称为编码。
具有编码功能的逻辑电路称为编码器。
编码器是一个多输入多输出的组合逻辑电路。
按照编码方式不同，编码器可分为普通编码器和优先编码器；按照输出代码种类的不同，可分为二进制编码器和非二进制编码器。
1．普通编码器普通编码器分二进制编码器和非二进制编码器。
若输入信号的个数N 与输出变量的位数n 满足N =2n ，此电路称为二进制编码器；若输入信号的个数N 与输出变量的位数n 不满足N =2n ，此电路称为非二进制编码器。
普通编码器任何时刻只能对其中一个输入信息进行编码,即输入的N 个信号是互相排斥的。
若编码器输入为4个信号，输出为两位代码，则称为4线-2线编码器(或4/2线编码器)。
2．优先编码器优先编码器是当多个输入端同时有信号时，电路只对其中优先级别最高的信号进行编码的编码器。
3．集成编码器10线-4线集成优先编码器常见型号为54/74147、54/74LS147，8线-3线常见型号为54/74148、54/74LS148。
4．编码器举例(1)键控8421BCD 码编码器10个按键S 0～S 9代表输入的10个十进制数0～9，输入为低电平有效，即某一按键按下，对应的输入信号为0，输出对应的8421码，输出为4位码，所以有4个输出端A 、B 、C 、D 。
真值表见表7.1，由真值表写出各输出的逻辑表达式为 9898S S S S =+=A76547654S S S S S S S S =+++=B 76327632S S S S S S S S =+++=C 9753197531S S S S S S S S S S =++++=D表7.1键控8421BCD 码编码器真值表(2)二进制编码器用n 位二进制代码对2n 个信号进行编码的电路称为二进制编码器。
3位二进制编码器有 8个输入端3个输出端，所以常称为8线—3线编码器，其功能真值表见表7.2，输入为高电平有效。
38译码器实现组合逻辑电路
院系电子信息工程学院班级姓名学号实验名称38译码器实现组合逻辑电路实验日期一、实验目的1．掌握常用集成组合电路的应用；2．掌握译码器的工作原理和特点；3．熟悉集成门电路、译码器的逻辑功能和管脚排列。
二、实验器件1．数字电路实验箱2．集成电路：74LS00、74LS138三、实验原理译码器所谓译码，就是把代码的特定含义“翻译”出来的过程，而实现译码操作的电路称为译码器。
译码器可分为三类：变量译码器、码制变换译码器和显示译码器。
变量译码器又称二进制译码器，用以表示输入变量的状态。
对应于输入的每一组二进制代码，译码器都有确定的一条输出线有信号输出。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端。
而每一个输出所代表的函数对应于n 个输入变量的最小项。
74LS138为3/8译码器，管脚图如图所示：其中：A2、A1、A0为地址输入端Y0－Y7 为输出端，低电平有效STA、STB、STC 为选通端74LS138功能表如表3-2所示，当STA=1，STB+STC=0时，执行正常的译码操作，地址码所指定的输出端有信号输出（低电平0），其它所有输出端均无信号输出（全为1）。
当STA=0，STB+STC=1，或STA=，STB+STC=1时，译码器被禁止，所以输出同时为1。
指导教师签名院系电子信息工程学院班级姓名学号实验名称38译码器实现组合逻辑电路实验日期三、设计电路，实现四、（1）逻辑电路图（2）原理图指导教师签名院系电子信息工程学院班级姓名学号实验名称38译码器实现组合逻辑电路实验日期（3）实物连接图五、电路功能验证ABC为0，Y为1 A为1，BC为0，Y为0 AB为0，B为1，Y为0指导教师签名院系电子信息工程学院班级姓名学号实验名称38译码器实现组合逻辑电路实验日期AB为0，C为1，Y为0 A为0，BC为1，Y为0 ABC为1，B为1AB为1，C为0，Y为1 AC为1，B为0，Y为0指导教师签名。
模块二十一组合逻辑电路
【例21．4】图21—7所示为由二－十进制编码器74LS147、字符译码器74LS48、 共阴极数码管、非门74LS04各一块所构成的编/译码及数码显示实验电路图，试分 析其功能。
9
A B C D
7 6 14
③ 逻 辑 符 号
74LS1 47
I4 1 I5 2 I6 3 I7 4 I8 5 C6 B7 GND 8
16 VCC
15 NC
14 D
13 12 11 10
9
I3 I2 I1 I9 A
74LS147
④ 功 能 表
说明：编码器有9个输入端（I1~I9）和4个输出端(A、B、C、D)。其中 I9状态信号级别最高，I1状态信号的级别最低。DCBA为编码输出端， 以反码输出，D为最高位，A为最低位。一组4位二进制代码表示一位 十进制数。有效输入信号为低电平。若无有效信号输入即9个输入信号 全为H，代表输入的十进制数是0，则输出DCBA=HHHH（L的反码）。 若I1~I9为有效信号输入，则根据输入信号的优先级别输出级别最高信 号的编码。GS是优先编码工作状态标志。
H ×××ຫໍສະໝຸດ LHLH× L××
LL
LL
× H××
LH
④
HL
××L ×
LL
功
HL
××H ×
LH
能
HH
××× L
LL
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
▪
28、知之者不如好之者，好之者不如乐之者。——孔子
▪
29、勇猛、大胆和坚定的决心能够抵得上武倚靠在明眼的跛子肩上。——叔本华
谢谢！
47
组合逻辑电路译码器
36、如果我们国家的法律中只有某种 神灵， 而不是 殚精竭 虑将神 灵揉进 宪法， 总体上 来说， 法律就 会更好 。—— 马克·吐 温 37、纲纪废弃之日，便是暴政兴起之 时。— —威·皮 物特
38、若是没有公众舆论的支持，法律 是丝毫 没有力 量的。 ——菲 力普斯 39、一个判例造出另一个判例，它们 迅速累 聚，进 而变成 法律。 ——朱 尼厄斯
40、人类法律，事物有规律，这是不 容忽视 的。— —爱献 生
▪
26、要使整个人生都过得舒适、愉快，这是不可能的，因为人类必须具备一种能应付逆境的态度。——卢梭
▪
27、只有把抱怨环境的心情，化为上进的力量，才是成功的保证。——罗曼·罗兰