射频控制电路PPT课件
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
概述 移相器的主要技术指标
开关线型移相器 加载线型移相器
反射型移相器 高通/低通滤波器型移相器
放大器型移相器
数字衰减器 模拟衰减器
射频限幅器
用于限幅的各种现象 PIN二极管限幅器 微带结构限幅器
3
§12.1 射频开关
12.1.1 PIN二极管 微波开关利用PIN管在直流正、反偏压下呈现近似导通和关
关性能的度量。对串联结构，当器件在高阻状态时处于“断开”
状态。此时的隔离度也是由R和X用高阻状态下相应值代入给出 的；同理，并联结构是由式用低阻状态下的G和B值给出的。
8
§12.1 射频开关
3. 性能改善 由串联开关的插损和隔离度的公式可以看出，开关电路的性
能受器件电抗X或电纳B的影响，因此可以通过改变器件电抗来 改善开关的性能。
其中V L 1 是实际负载两端电压。
对于串联结构通过分析可以得出：
VL1
1
VL Z 2Z0
则插入损耗为：
I L 1 Z /2 Z 0 2 1 R /Z 0 1 4 R /Z 0 2 1 4 X /Z 0 2
7
§12.1 射频开关
对并联结构负载两端电压应为： 此时插入损耗为：
VL1
2
2VL Y /
4Leabharlann Baidu
§12.1 射频开关
12.1.2 GaAs FET 在典型的开关模式中，当栅源负偏置在数值上大于夹断电
压V p 即（ Vgs Vp ）时，漏源之间电阻很大，可视为一个高阻抗状 态；当零偏置栅电压加载到栅极时，则产生一个低阻抗状态。 FET的两个工作区域可以用图（a）形象表示。FET中与电阻性 和电容性区域相关的部分如图（b）所示。
断的阻抗特性，实现了控制微波信号通道转换的作用。
a 基本PIN结横截面图
b 正偏
c 反偏
正偏条件下的电阻记为Rs，与偏置电流IF.成反比，使PIN结 二极管在高频下有很好的隔离度。（b）为正偏时等效电路。当 PIN结反偏或者零偏时，本征层I内的电荷被耗尽，表现出高电 阻(Rp)，如图（c）所示。其中CT为PIN结二极管的总电容，包 括了结电容Cj和封装寄生电容Cp。
Y0
2
I L 1 Y /2 Y 02 1 G 2 Y 0 jB 1 G /Y 0 1 4 G /Y 0 2 1 4 B /Y 0 2
式中，Y 0
1 Z0
，G和B是开关器件在高阻状态下导纳Y的实部和虚部。
隔离度定义为理想开关在导通态传给负载的功率与开关处 于断开态时传递到负载实际功率之比，它是开关在断开态时开
三个器件T形结构示例
13
§12.1 射频开关
6. 开关速度的考虑
FET开关的线性工作区域
5
FET开关的横截面图
§12.1 射频开关
12.1.3 电路设计 1. 结构组成 我们有两种基本结构可以采用来设计控制RF信号沿着传输线
传输的简单的单刀单掷（SPST）开关，如图所示。
串接开关器件及高、低阻等效电路
并联开关器件及高、低阻等效电路
这两种结构是对称的：对于并联结构，当器件处于高阻抗状
第12章 射频控制电路
教学 重点
本章重点介绍了由二极管、三极管组成的射频开关的原理 、结构和性能改善方法；介绍了射频移相器的各种性能指 标，分析了移相器的电路结构和性能参数等；介绍了射频 衰减器的结构和设计方法；介绍了二极管限幅器和微带限 幅器的原理结构、性能、电路组成等。
能教力学 要重求点
掌握：射频移相器的各种性能指标，常见移相器的移相原 理、电路结构、性能参数等。
了解：由二极管、三极管组成的射频开关的原理、结构、 性能指标和设计时应该注意的问题。
熟悉：射频衰减器和射频限幅器的原理结构和电路组成。
1
本章目录
❖第一节 射频开关 ❖第二节 射频移相器 ❖第三节 射频衰减器 ❖第四节 射频限幅器
2
知识结构
射频开关
射
频
射频移相器
控
制
电
路
射频衰减器
PIN二极管 GaAs FET 电路设计
10
§12.1 射频开关
下图给出了两类SPDT结构的性能，开关器件是MA-47899 pin 二极管芯片。该设计的中心频率为3GHz。对于并联安装开关，插 入损耗随频率变化限制带宽。
采用两个pin二极管的SPDT开关典型插入损耗和隔离度性能曲线
11
§12.1 射频开关
5. 串-并联开关结构 图（a）是一种最简单的串—并联开关结构，当串联器件在
高阻抗状态的总导纳可用接一个与电容并联的幅度相等的感 性电纳来降低。这既可安装一个集总电感，也可加入一段短路 （小于1/4波长）短截线来达到。图画出了这两种方法的具体电路。
高阻状态下开关器件电容采用
9
§12.1 射频开关
4. 单刀双掷开关 单刀双掷开关（SPDT）在任意时刻总有一个支路闭合。SPDT开 关有串联和并联两种基本结构，如图所示。
SPDT的串联和并联结构
在串联结构中，当开关器件SD1在低阻状态和器件SD2在高阻 状态时，输入信号到输出1，否则到输出2。图（b）所示的并联 结构基本原理与串联相同，当器件SD1在高阻状态，而器件 SD2在低阻状态时，信号路径到输出1，否则到输出2。因此， 在这两种结构中不管哪一种，在任何时间，总有一个器件在低 阻状态而另一个器件在高阻状态。
§12.1 射频开关
我们如果在串-并联结构中采用多个开关器件，就能够得到 超宽带开关。这一基本概念包含了利用T型网络结构，当串联器 件在低阻状态（电感），而并联电路在高阻状态（电容）时像一 个低通滤波器。当在串联和并联开关器件上的偏置电平互换时， 网络特性像高通滤波器，在低于截止频率上具有高插入损耗。
态时信号就传递到负载；对串联结构，器件低阻状态才允许信
号传输。
6
§12.1 射频开关
2. 插入损耗和隔离度 插入损耗定义为理想开关在导通状态传递给负载的功率与实
际开关在导通状态真正传给负载功率之比值，常以分贝数表示。
如果用V L 表示在理想开关负载两端的电压，则插入损耗IL可
写为：
2
IL VL V L1
低阻状态和并联器件在高阻状态时，该开关是“通”。当串联器 件在高阻状态而并联器件在低阻状态时，开关在“断”状态。图 （b）是等效电路。
串-并联开关结构等效电路
2
从简单电路分析，插入损耗可写为： IL1(Z0Zh)(Z0Zl)
2
2Z0Zh
2
隔离度为： 隔 离 度1(Z0Zl)(Z0Zh)
2
2Z0Zl
12
开关线型移相器 加载线型移相器
反射型移相器 高通/低通滤波器型移相器
放大器型移相器
数字衰减器 模拟衰减器
射频限幅器
用于限幅的各种现象 PIN二极管限幅器 微带结构限幅器
3
§12.1 射频开关
12.1.1 PIN二极管 微波开关利用PIN管在直流正、反偏压下呈现近似导通和关
关性能的度量。对串联结构，当器件在高阻状态时处于“断开”
状态。此时的隔离度也是由R和X用高阻状态下相应值代入给出 的；同理，并联结构是由式用低阻状态下的G和B值给出的。
8
§12.1 射频开关
3. 性能改善 由串联开关的插损和隔离度的公式可以看出，开关电路的性
能受器件电抗X或电纳B的影响，因此可以通过改变器件电抗来 改善开关的性能。
其中V L 1 是实际负载两端电压。
对于串联结构通过分析可以得出：
VL1
1
VL Z 2Z0
则插入损耗为：
I L 1 Z /2 Z 0 2 1 R /Z 0 1 4 R /Z 0 2 1 4 X /Z 0 2
7
§12.1 射频开关
对并联结构负载两端电压应为： 此时插入损耗为：
VL1
2
2VL Y /
4Leabharlann Baidu
§12.1 射频开关
12.1.2 GaAs FET 在典型的开关模式中，当栅源负偏置在数值上大于夹断电
压V p 即（ Vgs Vp ）时，漏源之间电阻很大，可视为一个高阻抗状 态；当零偏置栅电压加载到栅极时，则产生一个低阻抗状态。 FET的两个工作区域可以用图（a）形象表示。FET中与电阻性 和电容性区域相关的部分如图（b）所示。
断的阻抗特性，实现了控制微波信号通道转换的作用。
a 基本PIN结横截面图
b 正偏
c 反偏
正偏条件下的电阻记为Rs，与偏置电流IF.成反比，使PIN结 二极管在高频下有很好的隔离度。（b）为正偏时等效电路。当 PIN结反偏或者零偏时，本征层I内的电荷被耗尽，表现出高电 阻(Rp)，如图（c）所示。其中CT为PIN结二极管的总电容，包 括了结电容Cj和封装寄生电容Cp。
Y0
2
I L 1 Y /2 Y 02 1 G 2 Y 0 jB 1 G /Y 0 1 4 G /Y 0 2 1 4 B /Y 0 2
式中，Y 0
1 Z0
，G和B是开关器件在高阻状态下导纳Y的实部和虚部。
隔离度定义为理想开关在导通态传给负载的功率与开关处 于断开态时传递到负载实际功率之比，它是开关在断开态时开
三个器件T形结构示例
13
§12.1 射频开关
6. 开关速度的考虑
FET开关的线性工作区域
5
FET开关的横截面图
§12.1 射频开关
12.1.3 电路设计 1. 结构组成 我们有两种基本结构可以采用来设计控制RF信号沿着传输线
传输的简单的单刀单掷（SPST）开关，如图所示。
串接开关器件及高、低阻等效电路
并联开关器件及高、低阻等效电路
这两种结构是对称的：对于并联结构，当器件处于高阻抗状
第12章 射频控制电路
教学 重点
本章重点介绍了由二极管、三极管组成的射频开关的原理 、结构和性能改善方法；介绍了射频移相器的各种性能指 标，分析了移相器的电路结构和性能参数等；介绍了射频 衰减器的结构和设计方法；介绍了二极管限幅器和微带限 幅器的原理结构、性能、电路组成等。
能教力学 要重求点
掌握：射频移相器的各种性能指标，常见移相器的移相原 理、电路结构、性能参数等。
了解：由二极管、三极管组成的射频开关的原理、结构、 性能指标和设计时应该注意的问题。
熟悉：射频衰减器和射频限幅器的原理结构和电路组成。
1
本章目录
❖第一节 射频开关 ❖第二节 射频移相器 ❖第三节 射频衰减器 ❖第四节 射频限幅器
2
知识结构
射频开关
射
频
射频移相器
控
制
电
路
射频衰减器
PIN二极管 GaAs FET 电路设计
10
§12.1 射频开关
下图给出了两类SPDT结构的性能，开关器件是MA-47899 pin 二极管芯片。该设计的中心频率为3GHz。对于并联安装开关，插 入损耗随频率变化限制带宽。
采用两个pin二极管的SPDT开关典型插入损耗和隔离度性能曲线
11
§12.1 射频开关
5. 串-并联开关结构 图（a）是一种最简单的串—并联开关结构，当串联器件在
高阻抗状态的总导纳可用接一个与电容并联的幅度相等的感 性电纳来降低。这既可安装一个集总电感，也可加入一段短路 （小于1/4波长）短截线来达到。图画出了这两种方法的具体电路。
高阻状态下开关器件电容采用
9
§12.1 射频开关
4. 单刀双掷开关 单刀双掷开关（SPDT）在任意时刻总有一个支路闭合。SPDT开 关有串联和并联两种基本结构，如图所示。
SPDT的串联和并联结构
在串联结构中，当开关器件SD1在低阻状态和器件SD2在高阻 状态时，输入信号到输出1，否则到输出2。图（b）所示的并联 结构基本原理与串联相同，当器件SD1在高阻状态，而器件 SD2在低阻状态时，信号路径到输出1，否则到输出2。因此， 在这两种结构中不管哪一种，在任何时间，总有一个器件在低 阻状态而另一个器件在高阻状态。
§12.1 射频开关
我们如果在串-并联结构中采用多个开关器件，就能够得到 超宽带开关。这一基本概念包含了利用T型网络结构，当串联器 件在低阻状态（电感），而并联电路在高阻状态（电容）时像一 个低通滤波器。当在串联和并联开关器件上的偏置电平互换时， 网络特性像高通滤波器，在低于截止频率上具有高插入损耗。
态时信号就传递到负载；对串联结构，器件低阻状态才允许信
号传输。
6
§12.1 射频开关
2. 插入损耗和隔离度 插入损耗定义为理想开关在导通状态传递给负载的功率与实
际开关在导通状态真正传给负载功率之比值，常以分贝数表示。
如果用V L 表示在理想开关负载两端的电压，则插入损耗IL可
写为：
2
IL VL V L1
低阻状态和并联器件在高阻状态时，该开关是“通”。当串联器 件在高阻状态而并联器件在低阻状态时，开关在“断”状态。图 （b）是等效电路。
串-并联开关结构等效电路
2
从简单电路分析，插入损耗可写为： IL1(Z0Zh)(Z0Zl)
2
2Z0Zh
2
隔离度为： 隔 离 度1(Z0Zl)(Z0Zh)
2
2Z0Zl
12