时序逻辑电路介绍

状态图（A）
00
0/0
CP
01
X
Q2
Q1 Z
时序图（B）
1) 波形图中每个节拍的次态可根据状态表的现态和X确定，例如现态 Q2Q1=00，X=0时其次态Q2n+1Q1n+1=01;2)外输出Z=XQ2Q1+XQ2Q1,它是组 合电路的输出, 当XQ2Q1=100或010时，Z立即为1。
目录
<
>
总目录
目录
<
>
总目录
退出
【例】分析图示同步时序逻辑电路的逻辑功能。
&
X =1 FF1 1J C1 1K Q1 Q1 FF0 1J C1 1K Q0 Q0 Z
CP
解： ①求输出方程和激励方程。 J0=K0=1 J1=K1=X Z=XQ1Q0 ②求状态方程。 n+1 Q1 =J1Q1+K1Q1=（X Q0）Q1+X Q0Q1=X Q0
例如有两个触发器F1、F2，其中F2的状态方程为 Q2n+1=XQ1+XQ2Q1 则表明当X=1、Q1=0或X=0、Q2Q1=11时，F2的次态Q2n+1=1 因此状态方程是说明使次态为1时外输入和内部状态的条件。它在形式上与触发器的特 征方程相似，所不同的是根据外部输入变量和电路中各触发器的现态值来确定次态条件
⊕Q0
⊕
Q1 ⊕ ⊕
⊕
Q0=J0Q0+K0Q0=Q0
目录 < > 总目录 退出
③列状态表，画状态图。
该时序电路为Mealy型时序电路。 n+1 填Q1 n+1 、Q0 、 和Z的卡诺图如图（a） （b、 ）（c）所示，
然后将其合并得状态表，如图（d）所示。
X Q1Q0 00 01 11 10
X 0 0 1 0 1 (a) 1 1 0 1 0 Q1Q0 00 01 11 10
按00→11→10→01→00→ 变 化，实现模4减法计数器功能。
9
所以，该电路是一个 同步模4可逆计数器。
X—加/减控制信号
Z—借位输出
目录
<
>
总目录
退出
【例】分析图示同步时序逻辑电路的逻辑功能。
Z2 Z1 Z0 Ý 1 ¡ FF2 1D C1 FF1 1D C1 FF0 1D C1 CP
解：
①求输出方程和激励方程。 D2=Q1, D1=Q0, D0=Q1+Q0=Q1Q0 Z2=Q2, Z1=Q1, Z0=Q0 ②求状态方程。 n+1 Q2 n+1 =D2=Q1, Q1 =D1=Q0, Q0 n+1 =D0=Q1Q0
目录 < > 总目录 退出
【例】建立一个余3码误码序列检测器的原始状态图和
解：
原始状态表。
①确定输入变量和输出变量。 输入变量X，为串行输入余3码序列，高位在前，低位在后； 输出变量Z为误码输出。
S0 X/ Z 1/0 S2 1/0 S4 1/0 S6 0/1 1/0 0/0 S7 0/0 1/0 1/0 S8 0/0 1/0 0/0 S11 0/0 1/0 0/0 S9 1/0 S12 0/0 1/0 0/0 S13 0/0 1/1 1/0 S10 1/0 S14 0/1 1/1 Si
目录
<
>
总目录
退出
计数器
例：同步十进制可逆计数器（加减控制式）
&
FF0 Q 0 1J C1 CP M 1K FF1 Q 1
Ý 1 ¡
C
FF2
&
1J C1 1K
&
Ý 1 ¡
1J C1 1K
Q2
FF3
&
Ý 1 ¡
1J C1 1K
Q3
&
1
B
&
由逻辑电路可以写出输出函数和激励函数为
C=MQ0Q3
B=MQ0Q1Q2Q3
1/0 0 1 0/0 0/1 0/0 9 1/0
1 2 3
1/0 2 0/0 0/0 8 1/0
4 5 6
1/0 3 0/0 0/0 7 1/0
7 8
1/0 4 0/0 0/0 0/0 6 1/0
9 10
状 态 图
1/1
1/0 5
CP Q0
波 形 图
Q1 Q2 Q3 C
目录
<
>
总目录
退出
同步时序电路的设计过程
状态图
目录
<
>
总目录
退出
④画波形图。
1 CP Q0 Q1 Q2 2 3 4 5 6
⑤逻辑功能分析。 由以上分析可见，该电路在CP脉冲作用下，把宽度为T的脉冲 以三次分配给Q0、Q1和Q2各端，因此该电路是一个脉冲分配器。 由状态图和波形图 可以看出，该电路每经过三个时钟周期循环一 次，并且该电路有自启动能力。
Q2 Q1
00 01 11 10
X
0 01/0 10/0 00/0 11/0
1 11/1 00/0 10/0 01/0
（a）状态表
我们已经知道图（a）是Mealy型 电路的状态表，在这里又给出其状 态图、时序图，分别如下一页的 （A）、（B）所示。
目录 < > 总目录 退出
X/Z
1/0 0/0 1/1 1/0 0/0 1/0 11 10 0/1
T0=1
T1=MQ0Q3+MQ0Q1Q2Q3=MQ0Q3+MQ0（Q1+Q2+Q3） T2=MQ0Q1+MQ0Q1Q1Q2Q3=MQ0Q1+MQ0Q1（Q1+Q2+Q3） T3=M（Q0Q3+Q0Q1Q2）+MQ0Q1Q2
目录 < > 总目录 退出
画出有效状态转移图和M=1、初始状态为全0时得工作波形图
时序逻辑电路介绍
※ 时序电路的逻辑功能描述方法
1.状态方程 3.状态表 2.状态图 4.时序图
※ 时序电路的分析方法 ※ 时序电路的设计方法
>
总目录
退出
时序电路的逻辑功能描述方法
时序电路的逻辑功能可以用状态方程、状态图、状态表、时序图四种方法来表示， 这几种表示方法是等价的，并且可以相互转换。
1.状态方程－表明时序电路中触发器状态转换条件的代数表示方式
目录
<
>
总目录
退出
Mealy型状态图 0/0 00 1/0 0/0 X/Z
0/0
10
01 0.1/0 1/1 1/0 11
(图a)
箭头旁标注的是外输入X和外输出Z
目录
<
>
总目录
退出
Moore型状态图
0
X 00/0 1 1 11/1 0 01/0 1 10/1 100 011 图(c)
注意：图（c）没有外输入， 时钟来后状态无条件转移
退出
时序电路的分析方法
分析步骤如下图所示:
逻 辑 电 路 激 励 方 程 输 出 方 程 状 态 方 程 描述功能 状 态 表 时序图
1.根据逻辑图写出时序电路的输出方程和 各触发器的激励方程。
目录
<
>
总目录
退出
2.根据已写出的激励方程和所用的触发器 的特征方程，写出时序电路的状态方程。 3.根据时序电路的状态方程和输出方程， 建立壮态转移表，进而可以画出壮态图和 时序波形图。 4.分析电路的逻辑功能。
目录
<
>
总目录
退出
2.状态图-反映时序电路转移规律以及相应输入、输
出情况的图形称为状态图或状态转移图。
状态图中每个圆圈表示一个状态，带箭头的弧线 表示状态转移方向、转移线旁标注出转移的外输入条
件和当前的外输出情况。 Moore型和Mealy型电路的状态图表示方法不同 Mealy型电路的外输出Z=f[x、Q]，故Z标在箭头旁 Moore型电路的外输出Z=f[Q]，故Z标在状态图内
Q2n+1Q1n+1
0 01 10 00 11 1 11 00 10 01
Z
0 0 1 0
（a）Mealy型
（b）Moore型
在图（b）Moore状态表中的Z仅取决于当前状态， 所以可以单独列出
目录
<
>
总目录
退出
Q2 Q1 Q0
Q2n+1Q1n+1Q0n+1
cp
0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 1 2 3 4 5
②设置状态。 该电路属于串行码组检测， 对输入序列每四位一组进 形检测后才复位，因此初 始状态表示电路准备开始 检测一组代码。从初始 状态开始，每接收一位 代码便设置一个状态。
0/0 S1 0/0 S3 0/0 S5 0/1 1/1
目录
<
总目录
退出
真的要退出本章节吗？
是[Y]
否[N]
已知编码状态表如何设计同步 时序电路
如果从逻辑命题可以直接列出状态表，时序电路的设计主要完成 以下工作：
目录
<
>
总目录
退出
1根据编码状态表画出次态卡诺图和输出卡诺图。 2根据次态卡诺图分别求出各触发器的状态方程。 3将求得的状态方程与触发器的特征方程比较后， 导出激励方程。 4检查自启动情况。 5根据激励方程和输出方程画出逻辑电路图。
0 1 0 0 1 (b)
1 1 0 0 1
X Q1Q0 00 01 11 10
0 0 0 0 0 (c)
1 1 0 0 0
状态表
X Q1 Q0 0 01/0 10/0 00/0 11/0 (d)
n+1 n+1 /Z
Q1Q 0 00 01 11 10
1 11/1 00/0 10/0 01/0
目录
<
>
目录
<
>
总目录
退出
【例】建立“111”序列检测器的原始状态图和原始状态表。
解： ①确定输入变量和输出变量。 设该电路的输入变量为X，代表输入串行序列，输出变量 为Z，表示检测结果。输入X 和输出Z之间的关系为 X=011011111011 Z=000000111000 ②设置状态。 S0：初始状态，表示电路还没有收到一个有效的1。 S1：表示电路收到了一个1的状态。 S2：表示电路收到了连续两个1的状态。 S3：表示电路收到了连续三个1的状态。
Q2 Q1 Q0 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0
（d）Moore型态序表
（c）Moore型 图(c)是没有外输入X和外输出Z的状态表。 图(d)仅表示主循环的状态变化。
目录 总目录 退出
<
>
4.时序图-是反映时序电路的输出Z和内部状态Q
随时钟和输入信号变化的工作波形。
Q2n+1Q1n+1/z
目录
<
>
总目录
退出
③列状态表，画状态图。
Q2 Q1 Q0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1
Q2n+1 0 0 1 1 0 0 1 1
状态表
Q1n+1 0 1 0 1 0 1 0 1
Q0n+1 1 0 0 0 1 0 0 0
111 110 011 100 Q2Q1Q0 000 001 010 101
000
001
010
0 1
图(b)
0
目录
<
>
总目录
退出
3.状态表－反映时序电路中外输出及各个触发器
次态Qn+1与外部输入信号、现态Qi之间逻辑关系 的表格，也称状态转移表。
Q2n+1Q1n+1/z
Q2 Q1 00 01 11 10 X 0 01/0 10/0 00/0 11/0 1 11/1 00/0 10/0 01/0 Q2 Q1 00 01 11 10 X
目录
<
>
总目录
退出
③画状态图，列状态表。
0/0 S0 0/0 S2 1/1 S3 X/Z 1/1
0/0 1/0 S1
0/0 1/0
Mealy型原始状态图
S S0 S1 S2 S3
X
Sn+1 /Z 0 S0/0 S0/0 S0/0 S0/0 1 S1/0 S2/0 S3/1 S3/1
Mealy型原始状态表
总目录
Байду номын сангаас
退出
0/0 00 01
⑤逻辑功能分析。 •当外部输入X=0时，状态转移
0/0 X/ Z
1/0
0/0
1/1 1/0
1/0
按00→01→10→11→00→ 变 化，实现模4加法计数器功能。
•当外部输入X=0时，状态转移
… …
11
10
Q1Q0
0/0
④画波形图。
1 CP X Q0 Q1 Z 2 3 4 5 6 7 8
同步时序电路的设计步骤如下图 所示：
原 始 状 态 图 最 简 状 态 表 编 码 状 态 表
导出
激励 输出 方程 画 逻 辑 图
命 题
状态化 简
状态 分配
给定状态的设计问题
目录
<
>
总目录
退出
对于某些典型的同步时序电路，直接从命题要求就可以列出编 码状态表，不需要经过“建立原始状态图”，“状态化简”和 “状态分配”这三步。因此，这类设计问题称为“给定状态的设 计”。