定点补码阵列乘法器(6x6)

沈阳航空航天大学

课程设计报告

课程设计名称：计算机组成原理课程设计课程设计题目：定点补码阵列乘法器的设计

院（系）：计算机学院

专业：

班级：

学号：

姓名：

指导教师：

完成日期：

沈阳航空航天大学课程设计报告

目录

第1章总体设计方案 (1)

1.1设计原理 (1)

1.2设计环境 (3)

第2章详细设计方案 (4)

2.1顶层方案图的设计与实现 (4)

2.1.1创建顶层图形设计文件 (4)

2.1.2器件的选择与引脚锁定 (5)

2.2功能模块的设计与实现 (6)

2.2.1补码阵列乘法模块的设计与实现 (6)

2.2.2细胞模块的设计与实现 (6)

2.3仿真调试 (9)

第3章编程下载与硬件测试 (11)

3.1编程下载 (11)

3.2硬件测试及结果分析 (11)

参考文献 (13)

附录（阵列乘法器模块电路原理图） (14)

第1章总体设计方案

1.1 设计原理

补码阵列乘法器可以直接求出两个补码的相乘积，由于符号位也参加运算，运算速度比起原码阵列乘法器快得多。

六位阵列乘法器的原理框图如图 1.1所示，A=A5A4A3A2A1A0 B=B5B4B3B2B1B0且A为被乘数的输入端，B为乘数的输入端，P=(P11)P10P9P8P7P6P5P4P3P2P1P0为乘积的输出端，P10为符号位。

六位阵列乘法器的整体设计包含25个加法器模块。与原码阵列乘法器不同的是，直接补码阵列乘法器除了采用0类全加器之外，还采用了1类和2类全加器，以对应于输入补码符号位的负的位权值。

表1.1 四类全加器功能表

顶层的六位阵列乘法器采用原理图设计输入方式，在以25个加法器为基础而构成的六位阵列乘法器，其主要以六个被乘数输入端、六个乘数输入端以及十一

个乘积输出端为主。

设被乘数和乘数(均为补码)分别为A＝(a5) a4 a3a2a1a0，B＝(b5)b4b3b2b1b0，其中a4和b4是符号位，用括号括起来是表示这一位具有负的位权值。根据补码和真值的转换可以知道，

补码A的真值a＝a5×(－25)＋a4×24＋a3×23＋a2×22＋a1×21＋a0×20；

补码B的真值b＝b5×(－25) + b4×24＋b3×23＋b2×22＋b1×21＋b0×20；

即在将补码直接转换成真值时，符号位取负权值，其余位取正权值。

该方案称为三段阵列乘法器,其中右上角三角形中用0 类全加器,左上角三角形中用1 类全加器,

最后两行平行四边形用2 类全加器。

此阵列乘法器只假设两乘数A 、B 只有5 位,即字长为5 (符号位1 位,数值4 位) 。

所有全加器的输入输出端凡带小圆圈,表示带负权。

①0 类全加器的输入端为:正上和右平两个输入端为本位两个加数X 、Y ,右斜输入端为低位进位Z ;

输出端为:正下为本位和S ,左斜为向高位进位C。

②1 类全加器的低位进位Z 和本位和S 带负权,故有输入端为:正上输入端为低位进位Z (带负权) ,

而右平和右斜两个输入端为本位两个加数X 、Y;输出端为:正下为本位和S (带负权) , 左斜为向高位进

位C。

③2 类全加器的非最后行的输入端为:正上和右平两个输入端为本位两个加数X 、Y(带负权) ,右斜输

入端为低位进位Z ;输出端为:正下为本位和S ,左斜为向高位进位C(带负权) 。最后行的输入端为:右上

斜和右下斜两个输入端为本位两个加数X 、Y(带负权) ,正上输入端为低位进位Z ;输出端为:正下为本位

和S ,左斜为向高位进位C(带负权) 。

图1.1定点补码阵列乘法器原理框图

1.2 设计环境

·硬件环境：伟福COP2000型计算机组成原理实验仪、XCV200实验板、微机；

·EDA环境：Xilinx ISE EDA设计软件、ModulSim EDA仿真软件。

第2章详细设计方案

2.1 顶层方案图的设计与实现

顶层方案图实现六位阵列乘法器的逻辑功能，采用原理图设计输入方式完成，电路实现基于XCV200可编程逻辑芯片。在完成原理图的功能设计后，把输入/输出信号安排到XCV200指定的引脚上去，实现芯片的引脚锁定。

2.1.1创建顶层图形设计文件

顶层图形文件主要由六位被乘数输入端、六位乘数输入端和十一位乘积输出模块组装而成的一个完整的设计实体。可利用Xilinx Foundation 3.1模块实现顶层图形文件的设计，顶层图形文件结构如图2.1所示。

图2.1 定点补码阵列乘法器顶层图形文件结构

2.1.2器件的选择与引脚锁定

（1）器件的选择

由于硬件设计环境是基于伟福COP2000型计算机组成原理实验仪和XCV200实验板，故采用的目标芯片为Xlinx XCV200可编程逻辑芯片。

（2）引脚锁定

把顶层图形文件中的输入/输出信号安排到Xlinx XCV200芯片指定的引脚上去，实现芯片的引脚锁定，各信号及Xlinx XCV200芯片引脚对应关系如表2.1所示。

表2.1 信号和芯片引脚对应关系

2.2 功能模块的设计与实现

六位补码阵列乘法器是以25个加法器模块为基础而实现的，加法器模块中还包括2个两端输入的与门和1个全加器，设计时这两个模块用原理图设计输入方式实现。

2.2.1补码阵列乘法模块的设计与实现

六位阵列乘法模块由25个基本加法器模块构成，共有6个被乘数输入端6个乘数输入端和12个乘积的输出端。其设计过程如下：

（1）原理图设计输入方式

A=A5A4A3A2A1A0

B=B5B4B3B2B1B0

P=(P11)P10P9P8P7P6P5P4P3P2P1P0

（2）创建元件图形符号

为了能在图形编辑器（原理图设计输入方式）中调用基本加法器模块，需要为这25个加法器模块创建3个元件图形符号，可用Xilinx Foundation 3.1编译器的Create Symbol模块实现。

（3）功能仿真

对创建的三类基本加法器模块进行功能仿真，验证其功能的正确性，可用Xilinx Foundation 3.1编译器的Simulator模块实现。

2.2.2细胞模块的设计与实现

细胞模块即三类全加器。三类全加器形成的原理图设计分别如图2.3、图2.4、图2.5表示，其设计过程如下：

（1）原理图设计输入方式