逻辑门基础电路详解
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
大电流有可能导致器件的损毁， 并且无法确定输出是高电平还是 低电平。
2）结构与逻辑符号
逻
电
辑
路
符
号
3）漏极开路门的使用 (a)工作时必须外接电源和电阻，与非逻辑不变； (b)可以实现线与功能;
上拉电阻
Biblioteka Baidu
线与
L AB CD AB CD
4）上拉电阻对OD门动态性能的影响
2. MOS管的开关特性
3.1.4 CMOS反相器
1．电路结构
CMOS逻辑门电路是由N沟道MOSFET和P
υI
沟道MOSFET互补而成。
2．工作原理
（设VDD＞（VTN + |VTP|），且VTN = |VTP|） （1）当υi=0V时，TN截止，TP导通。输出υO≈VDD。 （2）当υi=VDD时，TN导通，TP截止，输出υO≈0V。
4. 输入保护电路和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同 的输入和输出特性。
基本 逻辑 功能 电路
输入保护缓冲 电路
基本逻辑功能 电路
输出缓冲电路
3.1.6 CMOS漏极开路（OD）门和三态输出门电路
1. CMOS漏极开路门
1）CMOS漏极开路门的提出 输出短接，会产生低阻通路，
动态功耗：发生在电路状态转换瞬间或有电容性负载时。
对于TTL门电路来说，静态功耗是主要的。
CMOS电路的静态功耗非常低，CMOS门电路的动态功耗为:
PD
=
f（CPD
+
CL）V
2 DD
5. 延时−功耗积
是速度功耗综合性的指标。延时−功耗积，用符号DP表示： DP = tpd ×PD
6. 扇入与扇出数
MOS技术的进步
2. 数字集成电路简介
CMOS集成电路：广泛应用于超大规模、甚大规模集成电路。
TTL集成电路：广泛应用于中大规模集成电路。
3.1.2 逻辑门电路的一般特性
1. 输入和输出的高、低电平
2. 噪声容限：在保证输出电平不变的条件下，输入电平允许波动的范围。
它表示门电路的抗干扰能力。 负载门输入高电平时的噪声容限： VNH —当前级门输出高电平的最小值时
A TN1
L A•B
推广：n个NMOS管串联和n个PMOS并联可构成n输入端的与非门。
2．或非门电路
两个并联的N沟道和两个串联的P沟道增强型MOS管组成。
B
VDD TP1
（1）当A、B中只要一个为高时，就会使 与之相连的NMOS管导通，PMOS 管截止，输出为低；
A
TP2 （2）当A、B全为低时，两并联的NMOS
门）、三态门、OD门（OC门）传输门的逻辑功能。 3. 学会门电路逻辑功能分析方法。 4. 掌握逻辑门的主要参数及在应用中的接口问题。
3.1 MOS逻辑门电路
3.1.1 数字集成电路简介
1. 数字集成电路的发展
逻辑门：实现基本逻辑运算和复合逻辑运算的单元电路。 逻辑门电路的分类：
各种系列逻辑电路的发展状况
L
管截止，两并联的PMOS管导通，
TN1
TN2
输出为高。
L AB
推广：n个并联NMOS管和n个PMOS串联可构成n输入端的或非门。
3．CMOS异或门电路
VDD
A X
B
由两级组成，前级为或非 VDD 门，输出为：
X AB
后级为与或非门，经过
L
逻辑变换，可得
L AB X AB A B AB AB A B
⑴ 扇入数：一个门电路输入端接入同类门电路的最大数目，取决于门电 路的输入端的个数。
⑵ 扇出数：一个门电路输出端能带同类门电路的最大数目，它表示带负 载的能力。
驱动门的所带负载分为灌电流负载和拉电流负载两种情况:
① 带灌电流负载
② 带拉电流负载
如NOH= NOL则取两者的最小值为门的扇出系数。
各类数字集成电路主要性能参数的比较
类型 参数
tPLH或 tPHL(ns)
74HC 74HCT 74LVC 74AUC VDD=5V VDD=5V VDD=3.3V VDD=1.8V
7
8
2.1
0.9
平均延迟时间： tpd = （tPLH + tPHL）/ 2
下降时间
上升时间
4. 功耗
功耗是门电路的重要参数之一，有静态和动态之分。
静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时 电源总电流ID与电源电压VDD的乘积。
3.1.3 MOS开关及其等效电路
1. MOS管的开关作用
当υI < VT时，管子截止，iD＝0，输出电压 υO = VDD（高电平）。 当υI >> VT时，工作在可变电阻区，υO = υDS≈0（低电平）。
结论：MOS管相当于一个由υGS控制 的无触点开关，当输入为低 时，输出为高（开关断开）； 当输入为高时，输出为低 （开关闭合）。
允许负向噪声电压的最大值。
VNH =VOH(min)－VIH(min)
负载门输入低电平时的噪声容限： VNL —当前级门输出低电平的最大值时
允许正向噪声电压的最大值。
VNL =VIL(max)－VOL(max)
3. 传输延迟时间
传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉 冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。
3.1.5 CMOS逻辑门电路
1．CMOS与非门
两个并联的P沟道和两个串联的N沟道增强型MOS管组成。
VDD
TP1
TP2
（1）当A、B中只要一个为低时，就会使与 之相连的NMOS管截止，PMOS管导
通，输出为高；
L
（2）当A、B全为高时，两串联的NMOS
B TN2
管导通，两并联的PMOS管截止， 输出为低。
3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.3 射极耦合逻辑门电路* 3.4 砷化镓逻辑门电路* 3.5 正负逻辑问题 3.6 逻辑门电路使用中的几个实际问题 3.7 用Verilog HDL描述逻辑门电路
教学基本要求
1. 了解半导体器件的开关特性。 2. 熟练掌握基本逻辑门（与、或、与非、或非、异或
VDD
TP P 沟 道υ
O
N 沟 TN 道
逻辑 υi υO
真值表 0
1
LA A 1
L
1
0
3．电压传输特性和电流传输特性
电压传输特性：vO f (vI )
VDD
TP P
沟
υI
道 υO
N 沟 TN 道
4．工作速度
由于CMOS非门电路工作时总有一个管子导通，且导通电阻做得较小 ，所以当带电容负载时，给电容充电和放电都比较快。在由于电路具有互 补对称的性质，它的开通时间与关闭时间是相等的。CMOS非门的平均传 输延迟时间约为10ns。
2）结构与逻辑符号
逻
电
辑
路
符
号
3）漏极开路门的使用 (a)工作时必须外接电源和电阻，与非逻辑不变； (b)可以实现线与功能;
上拉电阻
Biblioteka Baidu
线与
L AB CD AB CD
4）上拉电阻对OD门动态性能的影响
2. MOS管的开关特性
3.1.4 CMOS反相器
1．电路结构
CMOS逻辑门电路是由N沟道MOSFET和P
υI
沟道MOSFET互补而成。
2．工作原理
（设VDD＞（VTN + |VTP|），且VTN = |VTP|） （1）当υi=0V时，TN截止，TP导通。输出υO≈VDD。 （2）当υi=VDD时，TN导通，TP截止，输出υO≈0V。
4. 输入保护电路和缓冲电路
采用缓冲电路能统一参数，使不同内部逻辑集成逻辑门电路具有相同 的输入和输出特性。
基本 逻辑 功能 电路
输入保护缓冲 电路
基本逻辑功能 电路
输出缓冲电路
3.1.6 CMOS漏极开路（OD）门和三态输出门电路
1. CMOS漏极开路门
1）CMOS漏极开路门的提出 输出短接，会产生低阻通路，
动态功耗：发生在电路状态转换瞬间或有电容性负载时。
对于TTL门电路来说，静态功耗是主要的。
CMOS电路的静态功耗非常低，CMOS门电路的动态功耗为:
PD
=
f（CPD
+
CL）V
2 DD
5. 延时−功耗积
是速度功耗综合性的指标。延时−功耗积，用符号DP表示： DP = tpd ×PD
6. 扇入与扇出数
MOS技术的进步
2. 数字集成电路简介
CMOS集成电路：广泛应用于超大规模、甚大规模集成电路。
TTL集成电路：广泛应用于中大规模集成电路。
3.1.2 逻辑门电路的一般特性
1. 输入和输出的高、低电平
2. 噪声容限：在保证输出电平不变的条件下，输入电平允许波动的范围。
它表示门电路的抗干扰能力。 负载门输入高电平时的噪声容限： VNH —当前级门输出高电平的最小值时
A TN1
L A•B
推广：n个NMOS管串联和n个PMOS并联可构成n输入端的与非门。
2．或非门电路
两个并联的N沟道和两个串联的P沟道增强型MOS管组成。
B
VDD TP1
（1）当A、B中只要一个为高时，就会使 与之相连的NMOS管导通，PMOS 管截止，输出为低；
A
TP2 （2）当A、B全为低时，两并联的NMOS
门）、三态门、OD门（OC门）传输门的逻辑功能。 3. 学会门电路逻辑功能分析方法。 4. 掌握逻辑门的主要参数及在应用中的接口问题。
3.1 MOS逻辑门电路
3.1.1 数字集成电路简介
1. 数字集成电路的发展
逻辑门：实现基本逻辑运算和复合逻辑运算的单元电路。 逻辑门电路的分类：
各种系列逻辑电路的发展状况
L
管截止，两并联的PMOS管导通，
TN1
TN2
输出为高。
L AB
推广：n个并联NMOS管和n个PMOS串联可构成n输入端的或非门。
3．CMOS异或门电路
VDD
A X
B
由两级组成，前级为或非 VDD 门，输出为：
X AB
后级为与或非门，经过
L
逻辑变换，可得
L AB X AB A B AB AB A B
⑴ 扇入数：一个门电路输入端接入同类门电路的最大数目，取决于门电 路的输入端的个数。
⑵ 扇出数：一个门电路输出端能带同类门电路的最大数目，它表示带负 载的能力。
驱动门的所带负载分为灌电流负载和拉电流负载两种情况:
① 带灌电流负载
② 带拉电流负载
如NOH= NOL则取两者的最小值为门的扇出系数。
各类数字集成电路主要性能参数的比较
类型 参数
tPLH或 tPHL(ns)
74HC 74HCT 74LVC 74AUC VDD=5V VDD=5V VDD=3.3V VDD=1.8V
7
8
2.1
0.9
平均延迟时间： tpd = （tPLH + tPHL）/ 2
下降时间
上升时间
4. 功耗
功耗是门电路的重要参数之一，有静态和动态之分。
静态功耗：指的是当电路没有状态转换时的功耗，即门电路空载时 电源总电流ID与电源电压VDD的乘积。
3.1.3 MOS开关及其等效电路
1. MOS管的开关作用
当υI < VT时，管子截止，iD＝0，输出电压 υO = VDD（高电平）。 当υI >> VT时，工作在可变电阻区，υO = υDS≈0（低电平）。
结论：MOS管相当于一个由υGS控制 的无触点开关，当输入为低 时，输出为高（开关断开）； 当输入为高时，输出为低 （开关闭合）。
允许负向噪声电压的最大值。
VNH =VOH(min)－VIH(min)
负载门输入低电平时的噪声容限： VNL —当前级门输出低电平的最大值时
允许正向噪声电压的最大值。
VNL =VIL(max)－VOL(max)
3. 传输延迟时间
传输延迟时间是表征门电路开关速度的参数，它说明门电路在输入脉 冲波形的作用下，其输出波形相对于输入波形延迟了多长的时间。
3.1.5 CMOS逻辑门电路
1．CMOS与非门
两个并联的P沟道和两个串联的N沟道增强型MOS管组成。
VDD
TP1
TP2
（1）当A、B中只要一个为低时，就会使与 之相连的NMOS管截止，PMOS管导
通，输出为高；
L
（2）当A、B全为高时，两串联的NMOS
B TN2
管导通，两并联的PMOS管截止， 输出为低。
3.1 MOS逻辑门电路 3.2 TTL逻辑门电路 3.3 射极耦合逻辑门电路* 3.4 砷化镓逻辑门电路* 3.5 正负逻辑问题 3.6 逻辑门电路使用中的几个实际问题 3.7 用Verilog HDL描述逻辑门电路
教学基本要求
1. 了解半导体器件的开关特性。 2. 熟练掌握基本逻辑门（与、或、与非、或非、异或
VDD
TP P 沟 道υ
O
N 沟 TN 道
逻辑 υi υO
真值表 0
1
LA A 1
L
1
0
3．电压传输特性和电流传输特性
电压传输特性：vO f (vI )
VDD
TP P
沟
υI
道 υO
N 沟 TN 道
4．工作速度
由于CMOS非门电路工作时总有一个管子导通，且导通电阻做得较小 ，所以当带电容负载时，给电容充电和放电都比较快。在由于电路具有互 补对称的性质，它的开通时间与关闭时间是相等的。CMOS非门的平均传 输延迟时间约为10ns。