TSPC锁存器的设计与HSPICE仿真设计

IC课程设计报告

题目TSPC锁存器的设计与HSPICE仿真学院

专业

班级

学生姓名

日期

指导教师（签字）

HSPICE简介

SPICE（Simulator Program with Integrated Circuit Emphasis，以集成电路为重点的模拟程序）模拟器最初于20世纪70年代在berkeley开发完成，能够求解描述晶体管、电阻、电容以及电压源等分量的非线性微分方程。SPICE模拟器提供了许多对电路进行分析的方法，但是数字VLSI电路设计者的主要兴趣却只集中在直流分析（DC analysis）和瞬态分析（transient analysis）两种方法上，这两种分析方法能够在输入固定或实时变化的情况下对节点的电压进行预测。SPICE程序最初是使用FORTRAN语言编写的，所以SPICE就有其自身的一些相关特点，尤其是在文件格式方面与FORTRAN有很多相似之处。现在，大多数平台都可以得到免费的SPICE版本，但是，往往只有商业版本的SPICE 才就有更强的数值收敛性。尤其是HSPICE，其在工业领域的应用非常广泛，就是因为其具有很好的收敛性，能够支持最新的器件以及互连模型，同事还提供了大量的增强功能来评估和优化电路。PSPICE也是一个商业版本，但是其有面向学生的限制性免费版本。本章所有实例使用的都是HSPICE，这些实例在平台版本的SPICE中可能不能正常运行。

虽然各种SPICE模拟器的细节随着版本和操作平台的不同而各不相同，但是所有版本的SPICE都是这样工作的：读入一个输入文件，生产一个包括模拟结果、警告信息和错误信息的列表文件。因为以前输入文件经常是以打孔卡片盒的方式提供给主机的，所以人们常常称输入文件为SPICE“卡片盒（deck）”，输入文件中的每一行都是一张“卡片”。输入文件包含一个由各种组件和节点组成的网表。当然输入文件也包含了一些模拟选项、分析指令以及器件模型。网吧可以通过手工的方式输入，也可以从电路图或者CAD工具的版图(layout)中提取。

一个好的SPICE“卡片盒”就好像是一段好的软件代码，必须具有良好的可读性、可维护性以及可重用性。适当地插入一些注释和空白间隔有助于提高“卡片盒”的可读性。一般情况下，书写SPICE“卡片盒”的最好方法就是：先找一个功能完备、正确的“卡片盒”范例，然后在此基础上对其进行修改。

二、要与要求

在两相时钟技术中，必须十分小心的对两个时钟信号进行布线以保证它们的重叠性最小。虽然CMOS提供了一种允许时钟偏差的解决办法，但还可以设计出只用单相位时钟的寄存器。由Yuan和Svensson提出的真单相钟控寄存器（TSPCR，True Single-Phase Clocked Register）使用单个时钟。它解决了上述问题。该锁存器主要是能够很好的解决上述问题，达到记录和保持数据的本领，在一定程度上解决了之前所遇到的问题。该锁存器能在CLK为高电平时记录并保存数据，在CLK为低电平时，即使出现IN为1，将对数据进行丢弃。通过HSPICE软件模拟，达到本次课程设计的目的。

关键字：课程设计，TSPC，HSPICE，真单相钟控寄存器

三、设计原理

下图【图1】是正锁存器的基本原理图。对于正锁存器，当CLK为高时，锁存器处于透明模式，相当于两个串联的反相器；因此锁存器是非反相的，并把输入传送到输出。反之，当CLK=0时，两个反相器都不起作用，锁存器处于维持状态。只有上拉网络起作用，而下拉网络则不工作。由于采用两级串联的方法，在这一模式下不会有任何信号可以从锁存器的输入传送到输出端。一个寄

存器可以通过串联正反锁存器来构成。其时钟负载与通常的传输门寄存器活CMOS寄存器类似。它主要优点是只用单相位时钟。

对于【图2】是反锁存器的基本原理图，它和正锁存器的原理是相似的。

四、程序设计方案

程序详单（*.sp）：

*TSPC

.OPIIONS POST

.TRAN 20ps 100ns

M1 1 IN VDD VDD PCH L=1U W=3U M2 OUT 1 VDD VDD PCH L=1U W=3U M3 1 CLK 2 2 NCH L=1U W=3U M4 OUT CLK 3 3 NCH L=1U W=3U M5 2 IN 0 0 NCH L=1U W=3U M6 3 1 0 0 NCH L=1U W=3U

*电容C若取0.01p，波形结果会有一定的不同

C1 OUT 0 0.06p

VDD VDD 0 5

Vin IN 0 PULSE .2 3 2N 2N 2N 4N 22N

Vclk CLK 0 PULSE .2 2 1N 1N 1N 4N 15N

.MODEL NCH NMOS LEVEL=1

.MODEL PCH PMOS LEVEL=1

.END

设计原理：

该锁存器共需6个MOS管，其中2个PMOS，4个NMOS。在程序设计过程中，我们确定M1、M2为PMOS管，M3、M4、M5、M6为NMOS管，为了让实验效果明显，我们假定电容C为0.06pF。并且设定PMOS、NMOS均为一级HSPICE模型。

五、方案的实现

1．HSPICE软件运行图

2．节点分析表

如上图显示，表中的in表示输入，clk为始终脉冲，out为锁存器输出。0代表地，vdd为高电平。1、2、3为自行定义的节点

六、结果与分析

按要求运行软件程序，可以得到以下图形

七、创新点

TSPC还有一个额外优点：可以将逻辑功能嵌入到锁存器中，这就减少了锁存器相关的延迟。它除了完成锁存功能之外有实现了两个In1和In2的AND功能。虽然这一锁存器的建立时间要比【图1】的实现有所增加，但这一数字电路的整体性能得到了提高：

建立时间的增加一般要小于一个AND门的延迟。这种将逻辑嵌入锁存器的方法已广泛应用于EV4 DEC Alpha微处理器及其他许多高性能处理器中。

下图：