项目1：知识点2典型处理器及体系结构

(12) NMI非屏蔽中断请求信号 (输入)
边沿触发，该线上的中断请求信号不 能用软件屏蔽，电平由低到高，便在当前 指令结束后引起中断。
(13) RESET系统复位信号 (输入) 高电平有效，8086要求此信号起码维持 4 个时钟周期；若初次加电复位，持续时间
不小于50s。RESET为高电平时，8086立即
二、8086引脚图
8086采用双列直 插式封装，有40个引 脚 ( 如右图所示 ) ，但 总线信号数量却大于 40，故8086采用了分 时复用技术，部分引 脚传送两种总线信号。
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND
RD与 M/IO的组合及对应的操作表 M/IO 1 0 RD 0
操
读存储器数据 读I / O端口数据
作
0
(7) WR写信号 (输出，三态) 低电平有效。WR与M/IO的组合对应的 操作如下表所示。
WR与 M/IO 的组合及对应的操作表
M/IO 1 0 WR 0 0 操 作
CPU对存储器进行写操作
CPU对I/O端口进行写操作
8086的引脚信号
注：括号内为该引脚在最大模式下的名称
1. 最小模式下引脚信号及功能：
(1) 地址/数据总线AD15～AD0(双向、三态)
在一个总线周期的第一个时钟周期用于传 送低 16bit 地址信息，并用地址锁存器锁存 以免丢失， 其它时钟周期可用于传送数据信息，分时 传送。
当8086执行中断响应周期、保持响应周期时， 这些引脚处于高阻状态。
(2) 地址/状态信号线A19/S6～A16/S3(输出、三态)
在总线周期的第一个时钟周期(T1)用于输出 地址信号的最高4bit并锁存。
其它时钟周期中用来输出状态信号S6～S3， 其中： S6——低电平，表示8086当前与总线相连。 S5——表示标志寄存器中“中断允许位”的状态 (IF)。 S4， S3的组合指出了分段情况。如下表所示。
本节内容
8086/8处理器的内部结构 8086微处理器的引脚 存储器结构与I/O组织 总线时序
学习目的
重点掌握8086处理器内部结构。
掌握 8086系统的构成和工作原理
理解存储器的结构。
了解总线操作及堆栈的工作原理。
2.1 8086微处理器的内部结构
8086微处理器字长16位，HMOS 工艺制造，芯片集成 2.9 万晶体管， +5V电源，40条引脚双列直插封装， 20根地址线，可寻址地址空间1MB， 时钟频率 5MHz~10MHz ，基本指令 执行时间0.3ms~0.6ms。
带符号数运算结果超出其表达范围时（字节数： -128 ～ +127 ， 字 类 型 数 ： -32768 ～ +32767 ） ， OF=1；否则， OF=0。
用表达式给出 C 7 C 7 6 (字节运算) OF溢出 C 15 C1514 (字运算) 例：① 2345H+3219H
结束现行操作，进入内部复位状态，CPU各 内 部 寄 存 器 被 设 置 为 初 值 ： CS=FFFFH ， Flag、IP、DS、ES、SS及其它寄存器均初始 化为0000H。
(14) DT/ R数据收发控制信号 (输出、三态)
为增强数据总线的驱动能力，8086可
外接驱动器 8286 ， DT/R 即为 8086 输出给
在低半字节向高半字节有进位或借位时 AF=1；否则，AF=0。
零标志ZF(Zero Flag)：
当运算结果为0时ZF=1；否则，ZF=0。
符号标志SF(Sign Flag)：
SF 等于最高位，对于带符号数，最高位为 符号位，SF=1运算结果为负，SF=0为正。
溢出标志OF(Overflow Flag)：
一、8086微处理器的内部结构结构
8086从功能结构来讲，分为两大
部 分 ， 即 总 线 接 口 部 件 BIU(Bus
Interface Unit ) 和 执 行 部 件
EU(Execution Unit)。
1. 总体功能结构
通用 寄存 器 AH BH CH DH AL BL CL DL SP BP SI DI 16位 AX BX CX DX
FLAG(标志寄存器)为16bit，其中9位有定义
15 14 13 12 11 10 9 8 7 6 5 4 AF 3 2 PF 1 0 CF
OF DF IF
TF SF ZF
标志寄存器格式
a. 6个状态标志位，即CF、PF、AF、ZF、SF和 OF。 进位标志CF(Carry Flag)：
(3) BHE/S7高8bit数据总线允许/状态线(输出, 三态)
在 T1 状 态 ， 8086 在 BHE/S7 引 脚 输 出
BHE信号，表示高8bit 数据总线D15 ～ D8 上的 数据有效，与地址线A0一起产生存储器的选 择逻辑信号。 在其它时钟周期，输出为状态信号 S7 。 但8086芯片， S7未定义。
(8) ALE地址锁存允许信号 (输出) 高电平有效，此信号在 T1 状态有效，为 地址码锁存的选通信号，送地址锁存器。 (9) READY准备就绪信号 (输入) 高电平有效，是从所寻址的存储器或 I/O 电路来的响应信号，用于解决CPU与慢速存储 器或 I/O 电路的同步问题。 CPU 在 T3 周期开始 采样 READY 线，若为低电平，则 T3 之后插入 TW等待周期直到READY为高电平，进入T4完 成数据传送。
②组成： A、4个段地址寄存器 一般分为：CS，DS，ES，SS寄存器 CS（代码段寄存器）-用来存放指令代码。 DS（数据段寄存器）-数据段中存放程序的有关数据。 ES（附加段寄存器）-存放运算结果或辅助数据。 SS（堆栈段寄存器）-用于存放按后进先出顺序存取的信息。
B、指令指针寄存器IP 在程序运行时，由CS指定段地址， IP指定在段内的偏移量。 C、20位的地址加法器 用于形成20位访问的地址。 D、总线控制逻辑 对AB，DB，CB进行管理 E、指令队列 8086有6个字节，8088有4个字节
地址 加法 器
∑
20位
CS DS SS ES IP 内部暂存器
16位 输入/输出 控制电路 外 部 总 线
ALU
标志寄存器 执行部件 （EU)
执行部分 控制电路
8位
12 3 4 5 6 指令队列缓冲器
总线接口部件 （BIU)
8086CPU的结构框图
1>EU: 执行部件 ①执行部件的功能：负责指令的执行。
S4和S3的组合提供的分段信息表 S4 S3 0 1 意 义
0
0 1
当前正在使用ES附加段 当前正在使用SS堆栈段
0
1
当前正在使用CS或者未使用任何段寄存器
当前正在使用DS数据段
1
当 CPU 处 于 “ 保 持 响 应 ” 状 态 时 ， A19/S6～A16/S3置为高阻状态。
若执行I/O指令，则由于8086只访问64K个 端口，在T1周期这4个引脚为低电平。
数据收发器8286的控制信号。
DT/R—高电平，8086输出的数据经8286 送到数据总线；
DT/R—低电平，收发器8286则把数据总 线上的数据传送到8086。 系统工作在DMA方式时，DT/R为高阻状 态。
(15) DEN数据允许信号(输出，三态) 低电平有效，也是8086控制外接的数据收 发器，低电平时开启收发器，传送数据 有效； 高电平时，则禁止传送。 (16) HOLD保持请求信号 (输入) 高电平有效。系统中其他的总线主设备 要获得对总线的控制权时，向 8086发出高电 平的 HOLD 信号， 8086 在每个时钟周期的上
当结果的最高位 (字节－D7，字－D15)产生 进位 ( 加法运算 ) 或借位 ( 减法运算 ) 时， CF=1 ； 否则，CF=0,移位和循环指令也影响CF。
奇偶标志位PF(Parity Flag)：
若结果中的低 8位含有“1” 的个数为偶 数，则PF=1；否则，PF=0。
辅助进位标志AF(Auxitiary Carry Flag)：
2.2 8086的引脚信号及工作模式
一、8086的两种工作模式
最小模式：即由 8086 组成的单处理器系 统，所有的总线控制信号由 8086 直接产生， 系统中的总线控制逻辑电路被减到最少。
ຫໍສະໝຸດ Baidu
最大模式：即由 8086 组成的中等规模或
者大型的系统。包含两个或多个微处理器，
8086为主处理器，其它的为协处理器。
D、算术逻辑单元ALU 用于完成数据的算术运算和逻辑运算等。
E、EU控制器 主要是对指令操作码进行译码， 产生各种微操作控制信号。
2>总线接口部件BIU
①功能：负责CPU与存储器，I/O接口之间 的数据传送。具体说就是从内存单元或 外设端口中取数据，传给执行部件或者 把执行部件的操作结果传送到指定的内 存单元或外设端口。
中断允许标志 IF(Interrupt-enable Flag) ： IF=1 ，允许 CPU响应外部的可屏蔽中断请 求； IF=0 则禁止响应。 IF 对外部非屏蔽中 断及内部中断不起作用。
方向标志DF(Direction Flag)：
在串操作指令中， DF=0 时，变址指针自 动增量，DF=1时，则自动减量。
②执行部件的组成：
四个通用寄存器、四个专业寄存 器、一个 16 位的标志寄 存器、算术逻辑单元、 EU控制器
A、4个16位通用寄存器 AX—累加器 乘除法作为隐含的乘数或除数， I/O操作（AL） BX—基址寄存器 访问内存时存放地址 CX—计数寄存器 关于循环操作中用于计数 DX—数据寄存器 和AX进行综合操作，AX放 低16位，DX放高16位表示I/O端口号.
(10) INTR可屏蔽中断请求信号 (输入)
高电平有效， 8086 在每一个指令周期的 最后一个 T 状态采样这条线，若为有效，且 IF=1，则8086在执行完当前指令即响应中断。
(11) INTA中断响应信号 (输出，三态) 低电平有效，CPU响应外部可屏蔽中断 请求以后，便发出中断响应信号，作为对中 断请求的回答。此信号在每一个中断响应周 期的T2、T3和TW周期均有效，为中断矢量的 读选通信号。
B、4个16位专用寄存器 BP：基址指针寄存器— 存放堆栈中某一存储单元的偏移量 SI：源变址寄存器— 存放数据段中源操作数所在存储单 元相对段首址的偏移量 DI：目的变址寄存器— 存放数据段中某目的操作数所在 存储单元的偏移量 SP：堆栈指针寄存器— 存放堆栈段中栈顶单元的偏移量。
C、1个16位的标志寄存器 D0：CF 进位标志 D2：PF 奇偶标志 D4：AF 辅助进位标志 D6：ZF 零标志 D7：SF 符号标志 D8：TF 跟踪标志 D9：IF 中断标志 D10：DF 方向标志 D11：OF 溢出标志
CF=0 PF=0 AF=0 ZF=0 SF=0 OF=0
② 6400H+7A3CH
CF=0 PF=1 AF=0 ZF=0 SF=1 OF=1
b. 3个控制标志位 追踪标志TF(Trace Flag)： TF=1 ，处理器进入单步方式，以便调试， CPU 每执行一条指令自动产生一个内部中 断以利于检查指令的执行情况；TF=0 为连 续工作方式。
下面介绍引脚中的控制信号。 (4) MN/MX最小/最大模式控制信息 高电平— 8086处于最小模式。
低电平— 8086处于最大模式。
(5) RD读信号 (输出，三态) 低电平有效。表示将对内存或 I/O 端口 读操作。
(6) M/IO，存储器/输入输出控制信息 (输出，三态) 区分CPU进行的是存储器还是I/O访问， 见下表。
1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20
8086 CPU
40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21
VCC AD15 A16/ S3 A17/ S4 A18/ S5 A19/ S6 BHE/ S7 MN/MX RD HOLD (RQ/GT0) HLDA (RQ/GT1) WR (LOCK) M/IO (S2) DT/R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET