第六章(时序逻辑电路)分析

次态
输出
Q Q n 1 n 1
1
0
Y
01
1
10
1
11
1
00
1
11
0
00
0
01
1
10
1
4
时 序 图
画 状 态 图
5
电 路 功 能
0/1
00
01 CP
0/0
X
0/1 1/0 1/1 0/1 Q0
1/1
四. 时序电路的分类
时序电路按触发脉冲输入方式的不同分为同步时序电路 和异步时序电路。
• 同步时序电路：各触发器状态的变化受同一个时钟脉冲 控制。
1J
Q0
C1
1K
&
1J
Q1
C1
1K
&
Z
1J
Q2
C1
1K
CP
FF0
FF1
FF2
同步二进制加法计数器
1J
Q0
1J
Q1
1J
CP
C1
C1
C1
1K
1K
1K
FF0
QQ1212nnnn1111
10 10
Q00nn11 10 10
Y 0 1010
现态
Q2n Q1n Q0n
000 001 010 011 100 101 110
111
次态
输出
Q n1 2
Q n1 1
Q0n 1Y
001
0
011
0
101
0
111
0
000
1
010
1
100
0
110
0
4 画状态图、时序图
第6章 时序逻辑电路
学习要点
➢ 时序逻辑电路结构特点 ➢ 时序逻辑电路的分析方法以及功能表示 ➢ 常用的中规模集成芯片的功能以及应用 ➢ 时序逻辑电路的设计方法
6.1 概 述
一. 时序电路的特点 组合逻辑电路:任一时刻的输出仅与该时刻输入变量的取值
有关，而与输入变量的历史情况无关； 时序逻辑电路:任一时刻的输出不仅与该时刻输入变量的取
6.2 时序逻辑电路的分析
6.2.1 分析步骤
① 根据逻辑图写出时序电路的输出方程和各触发器的激 励方程。
② 根据已求出的激励方程和所用触发器的特征方程， 获得时序电路的状态方程。
③ 根据时序电路的状态方程和输出方程， 建立状态转 移表， 进而画出状态图和波形图。
④ 分析电路的逻辑功能,检查自启动.
写 输出方程： Y Q1nQ2n
输出仅与电路现态有关，为 摩尔型时序电路。
方 程 式
驱动方程：
J百度文库
2
J1
Q1n Q0n
J
0
Q2n
K2 Q1n K1 Q0n K0 Q2n
2 求状态方程
JK触发器的特性方程：
Qn1 JQ n KQn
将各触发器的驱动方程代入，即得电路的状态方程：
QQ12nn
驱动方程（或激励方程）：Y n G( X n ,Qn )
状态方程：
Qn1 H (Y n ,Qn )
时序逻辑电路某时刻的输出Zn决定于该时刻的外部输 入Xn和内部状态Qn；而时序逻辑电路的下一状态Qn+1 同样决定于Xn和Qn。时序逻辑电路的工作过程实质上
就是在不同的输入条件下，内部状态不断更新的过程。
排列顺序：
Q2nQ1nQ0n /Y
000→/0 001/→0 011
/1↑ ↓/0
100←110←111 /0 /0
/0
010
101
/1
(a) 有效循环
(b) 无效循环
状态图
CP
时 Q0
序 Q1 图
Q2
Y
5
有效循环的6个状态分别是0～5这6个十进制数字 的格雷码，并且在时钟脉冲CP的作用下，这6个状态
FF1
FF2
异步二进制加法计数器
&
Z Q2
• 异步时序电路: 各触发器状态的变化不 受同一个时钟脉冲控制。
时序电路按输出信号的特点，分为米里（Mealy）型和 摩尔(Moore)型时序电路两种。
米里型时序电路的输出不仅与现态有关，而且还决定于 电路当前的输入。
摩尔型时序电路的其输出仅决定于电路的现态，与电路 当前的输入无关；或者根本就不存在独立设置的输出，而以 电路的状态直接作为输出。
时序电路的分析步骤：
1
电路图
判断电路 逻辑功能
时钟方程、 2 驱动方程和
输出方程
5 状态图、 状态表或 时序图
状态方程
3 4
计算
例1
CP
FF0
FF1
1J
Q0 1J
Q1
C1
C1
1K
1K
Q0
Q1
FF2 1J C1 1K
&Y Q2
Q2
1
时钟方程： CP2 CP1 CP0 CP
同步时序电路的时钟 方程可省去不写。
Q1
1 同步时序电路，时钟方程省去。
写
输出方程：Y XQ1n X Q1n
输出与输入有关，为 米里型时序电路。
方
程 式
驱动方程： T1 X Q0n T0 1
2 求状态方程
T触发器的特性方程：
Qn1 T Qn
将各触发器的驱动方程代入，即得电路的状态方程：
QQ10nn
1
T1 Q1n T0 Q0n 1
电 是按递增规律变化的，即：
路
000→001→011→111→110→100→000→… 所以这是一个用循环相邻码表示的六进制同步加法计
功 数器。当对第6个脉冲计数时，计数器又重新从000开
能 始计数，并产生输出Y＝1。
不能自启动。
X
FF0
FF1
&
Y
“1”
1T
Q0 =1 1T
Q1
例2
C1
C1
CP
Q0
二.时序逻辑电路的结构框图
x1 xn
z1
组 合逻 辑 电 路
zm
…… ……
q1
y1
qj
存 储电 路
yk
说明：X(x1 ……xn) 为输入信号； Z(z1……..zn)为输出信号 ；
存储电路的输入信号 Y(y1……..yn) ； 存储电路的输出信号 Q(q1….qn)
三. 描述方式
输出方程：
Zn F(X n,Qn)
值有关，而且与电路的原状态，即与过去的输入情况有关。它 是由门电路和记忆元件（或反馈支路）共同构成的。
时序逻辑电路包含组合逻辑电路和存储电路两部分，存储 电路通常由具有记忆触发器组成；存储电路的状态反馈到组合逻 辑电路的输入端，与外部输入信号共同决定组合逻辑电路的输出。 组合逻辑电路的输出除包含外部输出外，还包含连接到存储电路 的内部输出，控制存储电路状态的转移。
X
Q0n Q0n Q0n
Q1n
3 计算、列状态表
输入
QQ10nn
1
X Q0n
Q0n
Q1n
X
0
Y X Q1n
0
0
QQQQ10101nn0nnnn1110101010111001010010101
0 1
YY 010101011110
1
1
1
现态
Q1n Q0n
00 01 10 11 00 01 10 11
1 1
J 2Q2n J1Q1n
K 2Q2n K1Q1n
Q1nQ2n Q1nQ2n Q0nQ1n Q0nQ1n
Q1n Q0n
Q0n1 J0Q0n K0Q0n Q2nQ0n Q2nQ0n Q2n
3 计算、列状态表
QQ12nn
1 1
Q1n Q0n
Q0n1 Q2n
Y Q1nQ2n