基本组成电路PPT课件
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
如果用Ai、Bi表示A、B两个数中的第i位，用Ci表示来自低位（第 i-1位）的进位，用Si表示全加和，用Ci+1表示送给高位（第 i+1位）的进位，那么全加器的逻辑表达式为
由此画出全加器的电路如右图所示。
.
8
8
1 算术逻辑单元
（4）半加器及全加器的逻辑符号 半加器及全加器的逻辑符号如下图所示。
.
其中各位是分别求出的：
A0+B0→C1S0,A1+B1+C1→C2S1,A2+B2+C2→C3S2,A3+
B3+C3→C4S3
最后所得的和是：C4S3S2S1S0
②右边第1位相加的电路要求：
输入量为两个，即A0及B0；输出量为两个，即S0及C1。
这样的一个二进制位相加的电路称为半加器(half adder)。
进位，那么根据半加器的功能可列出如下表所示的真值表。
由真值表可直接写出逻辑表达式为
Si A iB iA iB i A i B i
Ci AiBi
由此画出半加器的电路如右图所示。
.
7
7
1 算术逻辑单元
（3）全加器 不仅考虑加数和被加数，而且考虑低位进位的加法运算即为全加。
能实现全加逻辑功能的电路即为全加器。加数、被加数和来 自低位的进位三者中，如果1的个数为奇数则其和为1；如果1 的个数多于1个，则要向其高位的进位为1。所以可以直接写 出逻辑表达式。
第3位(或称2权位)也是3个数A2，B2及C2参加运算。由
于A2及B2都是0，所以C2即等于第3位的相加结果S2。
.
5
5
1 算术逻辑单元
从以上几算式的分析可得出下列结论：
①两个二进制数A=A3A2A1A0，B=B3B2B1B0相加时，可以
逐位相加。则从最右边第1位(即0权位)开始，逐位相加，其
结果可以写成：S=S3S2S1S0
生了进位之故。
右下式中，是左下式的另一种写法，以便看出“进位”究竟
是什么意义。第1位(或称0权位)是不可能有进位的，要求
参与运算的就只有两个数A0和B0，其结果为S0。第2位
(或称1权位)就是3个数A1，B1及C1参与运算了。其中C1
是由于第1位相加的结果产生的进位。此3个数相加的结果
其总和为S1=1，同时又产生进位C2，送入下一位(第3位)。
1 算术逻辑单元
(7)可控反相器及加法／减法电路 利用补码可将减法变为加法来运算，因此需要有这么一个电
路，它能将能执行求反操作并使其最低位加1。 下图所示的可控反相器就是为了对一个二进制数执行求反操
作而设计的。这实际上是一个异或门，两输入端的异或门 的特点是：两者相同则输出为0，两者不同则输出为1。如 将SUB端看作控制端，则当在SUB端加上低电位时，Y端 的电平就和B0端的电平相同。在SUB端加上高电平，则Y 端的电平和B0端的电平相反。
9
百度文库
9
1 算术逻辑单元
（5）二进制数的加法电路 设A=1010B=10,B=1011B=11 则可安排如下图所示的加法电路。
A与B相加，写成竖式算法如右下：
即其相加结果为S=10101。
从加法电路，可看到同样的结果：
S=C4S3S2S1S0=101. 01B
10
10
1 算术逻辑单元
(6)二进制数的减法运算 在微型计算机中，没有专用的减法器，而是将减法运算改变
③从右边第2位开始，各位可以对应相加。各位对应相加时的电
路要求：输入量为3个，即Ai,Bi,Ci；输出量为两个，即
Si,Ci+1。
这样的一个二进制位相. 加的电路称为全加器(full6adder)。
6
1 算术逻辑单元
（2）半加器 仅考虑加数和被加数而不考虑低位进位的加法运算即为半加。能
实现半加逻辑功能的电路即为半加器。 如果Ai、Bi是两个相加的1位二进制数，Si是半加和，Ci是半加
.
3
1 算术逻辑单元
(1)二进制数的相加 例1 两个二进制数相加的几个算式：
.
4
4
1 算术逻辑单元
左上式中，加数A和被加数B都是1位数，其和S变成2位数，
这是因为相加结果产生进位之故。
右上式中，A和B都是2位数，相加结果S也是2位数，因为相
加结果不产生进位。
左下式中，A和B都是2位数，相加结果S是3位数，这也是产
微型计算机原理及应用
.
1
微型计算机的基本组成电路
1 算术逻辑单元 2 触发器 3 寄存器 4 三态输出电路 5 总线结构 6 译码器
存储7 器 存储器
.
2
1 算术逻辑单元
算术逻辑单元ALU既能进行二进制数的四则运算，也 能进行布尔代数的逻辑运算。 ALU的符号如下图 所示。
A和B为两个二进制数， S为其运算结果， control为控制信号。 为了不使初学者陷入 复杂的电路分析之中， 我们不打算在逻辑运 算问题上开展讨论。 仅讨论一下加减算术 运算。
.
15
15
1 算术逻辑单元
利用这个特点，在4位二进制数加法电路上增加4个可控反相 器并将最低位的半加器也改用全加器，就可以得到如下图 所示的4位二进制数加法器／减法器电路了，因为这个电 路既可以作为加法器电路(当SUB=0)，又可以作为减法器 电路(当SUB=1)。
.
16
16
1 算术逻辑单元
如果有下面两个二进制数：
=0100B =4
.
12
12
1 算术逻辑单元
例3 求0FH-0AH （即求15减10之差） 解：因为 0FH=0000 1111B
0AH=0000 1010B -0AH=1111 0110B 所以 0FH-0AH =00001111B+11110110B =1 0000 0101B
=0000 0101B =5
A=A3A2A1A0
.
13
13
1 算术逻辑单元
例4 求64-10 解：因为 64-10=64+(-10) 64=40H=0100 0000B 10=0AH=0000 1010B -10=1111 0110B 做减法运算过程如下： 做加法运算过程如下：
结果相同，其真值为：54（36H=30H+6=48+6）。
.
14
14
为加法运算。其原理是：将减号及减数B视为负数，再与 被减数A相加，即A-B=A+(-B)，其和(如有进位的话，则 舍去进位)就是两数之差。当符号数采用补码表示时，就可 以将减法运算转换为加法运算。
.
11
11
1 算术逻辑单元
例2 求8-4 解：因为 8=1000B
4=0100B -4=1100B 于是 8-4 =1000B+1100B =1 0100
由此画出全加器的电路如右图所示。
.
8
8
1 算术逻辑单元
（4）半加器及全加器的逻辑符号 半加器及全加器的逻辑符号如下图所示。
.
其中各位是分别求出的：
A0+B0→C1S0,A1+B1+C1→C2S1,A2+B2+C2→C3S2,A3+
B3+C3→C4S3
最后所得的和是：C4S3S2S1S0
②右边第1位相加的电路要求：
输入量为两个，即A0及B0；输出量为两个，即S0及C1。
这样的一个二进制位相加的电路称为半加器(half adder)。
进位，那么根据半加器的功能可列出如下表所示的真值表。
由真值表可直接写出逻辑表达式为
Si A iB iA iB i A i B i
Ci AiBi
由此画出半加器的电路如右图所示。
.
7
7
1 算术逻辑单元
（3）全加器 不仅考虑加数和被加数，而且考虑低位进位的加法运算即为全加。
能实现全加逻辑功能的电路即为全加器。加数、被加数和来 自低位的进位三者中，如果1的个数为奇数则其和为1；如果1 的个数多于1个，则要向其高位的进位为1。所以可以直接写 出逻辑表达式。
第3位(或称2权位)也是3个数A2，B2及C2参加运算。由
于A2及B2都是0，所以C2即等于第3位的相加结果S2。
.
5
5
1 算术逻辑单元
从以上几算式的分析可得出下列结论：
①两个二进制数A=A3A2A1A0，B=B3B2B1B0相加时，可以
逐位相加。则从最右边第1位(即0权位)开始，逐位相加，其
结果可以写成：S=S3S2S1S0
生了进位之故。
右下式中，是左下式的另一种写法，以便看出“进位”究竟
是什么意义。第1位(或称0权位)是不可能有进位的，要求
参与运算的就只有两个数A0和B0，其结果为S0。第2位
(或称1权位)就是3个数A1，B1及C1参与运算了。其中C1
是由于第1位相加的结果产生的进位。此3个数相加的结果
其总和为S1=1，同时又产生进位C2，送入下一位(第3位)。
1 算术逻辑单元
(7)可控反相器及加法／减法电路 利用补码可将减法变为加法来运算，因此需要有这么一个电
路，它能将能执行求反操作并使其最低位加1。 下图所示的可控反相器就是为了对一个二进制数执行求反操
作而设计的。这实际上是一个异或门，两输入端的异或门 的特点是：两者相同则输出为0，两者不同则输出为1。如 将SUB端看作控制端，则当在SUB端加上低电位时，Y端 的电平就和B0端的电平相同。在SUB端加上高电平，则Y 端的电平和B0端的电平相反。
9
百度文库
9
1 算术逻辑单元
（5）二进制数的加法电路 设A=1010B=10,B=1011B=11 则可安排如下图所示的加法电路。
A与B相加，写成竖式算法如右下：
即其相加结果为S=10101。
从加法电路，可看到同样的结果：
S=C4S3S2S1S0=101. 01B
10
10
1 算术逻辑单元
(6)二进制数的减法运算 在微型计算机中，没有专用的减法器，而是将减法运算改变
③从右边第2位开始，各位可以对应相加。各位对应相加时的电
路要求：输入量为3个，即Ai,Bi,Ci；输出量为两个，即
Si,Ci+1。
这样的一个二进制位相. 加的电路称为全加器(full6adder)。
6
1 算术逻辑单元
（2）半加器 仅考虑加数和被加数而不考虑低位进位的加法运算即为半加。能
实现半加逻辑功能的电路即为半加器。 如果Ai、Bi是两个相加的1位二进制数，Si是半加和，Ci是半加
.
3
1 算术逻辑单元
(1)二进制数的相加 例1 两个二进制数相加的几个算式：
.
4
4
1 算术逻辑单元
左上式中，加数A和被加数B都是1位数，其和S变成2位数，
这是因为相加结果产生进位之故。
右上式中，A和B都是2位数，相加结果S也是2位数，因为相
加结果不产生进位。
左下式中，A和B都是2位数，相加结果S是3位数，这也是产
微型计算机原理及应用
.
1
微型计算机的基本组成电路
1 算术逻辑单元 2 触发器 3 寄存器 4 三态输出电路 5 总线结构 6 译码器
存储7 器 存储器
.
2
1 算术逻辑单元
算术逻辑单元ALU既能进行二进制数的四则运算，也 能进行布尔代数的逻辑运算。 ALU的符号如下图 所示。
A和B为两个二进制数， S为其运算结果， control为控制信号。 为了不使初学者陷入 复杂的电路分析之中， 我们不打算在逻辑运 算问题上开展讨论。 仅讨论一下加减算术 运算。
.
15
15
1 算术逻辑单元
利用这个特点，在4位二进制数加法电路上增加4个可控反相 器并将最低位的半加器也改用全加器，就可以得到如下图 所示的4位二进制数加法器／减法器电路了，因为这个电 路既可以作为加法器电路(当SUB=0)，又可以作为减法器 电路(当SUB=1)。
.
16
16
1 算术逻辑单元
如果有下面两个二进制数：
=0100B =4
.
12
12
1 算术逻辑单元
例3 求0FH-0AH （即求15减10之差） 解：因为 0FH=0000 1111B
0AH=0000 1010B -0AH=1111 0110B 所以 0FH-0AH =00001111B+11110110B =1 0000 0101B
=0000 0101B =5
A=A3A2A1A0
.
13
13
1 算术逻辑单元
例4 求64-10 解：因为 64-10=64+(-10) 64=40H=0100 0000B 10=0AH=0000 1010B -10=1111 0110B 做减法运算过程如下： 做加法运算过程如下：
结果相同，其真值为：54（36H=30H+6=48+6）。
.
14
14
为加法运算。其原理是：将减号及减数B视为负数，再与 被减数A相加，即A-B=A+(-B)，其和(如有进位的话，则 舍去进位)就是两数之差。当符号数采用补码表示时，就可 以将减法运算转换为加法运算。
.
11
11
1 算术逻辑单元
例2 求8-4 解：因为 8=1000B
4=0100B -4=1100B 于是 8-4 =1000B+1100B =1 0100