电子设计自动化试卷参考答案
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
山东英才学院
2014-2015学年第一学期期末考试参考答案及评分标准
课程代码：02117024课程名称：《电子设计自动化》试卷（A）
年级2011级专业本科电气工程
（本试卷考试时间60分钟满分100分）
注意事项：
1．务必写清大小题号、每个大题的题型、大小题分值、评分标准。
2．B5纸张打印。
3.正文字体和字号：中文字体统一使用宋体、英文字体统一使用Times New Roman，字号统一使用五号，题与题之间的行间距：固定值20磅。
文科类样例：
一、单项选择题（每小题2分，共20分。）
1、A
2、B
3、A
4、D
5、A
6、B
7、A
8、B
9、A 10、A
二、程序填空题(共10个填空，每空得2分，共20分。)
1、STD_LOGIC_1164
2、CNT10
3、BEGIN
4、CLK'EVENT AND CLK = '1'
5、Q <= Q1;
6、IN
7、OUT
8、7
9、ELSE 10、B
三、EDA名词解释题（1至6题每题2分，第7题8分共20分。）
1.ASIC 专用集成电路
2.FPGA 现场可编程门阵列
3.CPLD 复杂可编程逻辑器件
4.EDA 电子设计自动化
5.IP 知识产权核
6.SOC 单芯片系统
简要解释JTAG，指出JTAG的用途
JTAG，joint test action group，联合测试行动小组的简称，又意指其提出的一种硬件测试标准，常用于器件测试、编程下载和配置等操作。
四、程序改错题（每小题5分，共10分。）
1.在程序中存在两处错误，试指出，并说明理由：
第14行 TMP附值错误
第29与30行之间，缺少WHEN OTHERS语句
2.修改相应行的程序：
错误1 行号： 9 程序改为：
TMP : STD_LOGIC_VECTOR(3 DOWNTO 0);
错误2 行号： 29 程序改为：
该语句后添加 WHEN OTHERS => LED7S <= "0000000";
四、程序改错题（每小题15分，共30分。）
1.
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITY CNT1024 IS
PORT ( CLK, RST, EN, LOAD : IN STD_LOGIC;
DATA : IN STD_LOGIC_VECTOR (9 DOWNTO 0);
Q : OUT STD_LOGIC_VECTOR (9 DOWNTO 0) ); END CNT1024;
ARCHITECTURE ONE OF CNT1024 IS
BEGIN
PROCESS (CLK, RST, EN, LOAD, DATA)
VARIABLE Q1 : STD_LOGIC_VECTOR (9 DOWNTO 0);
BEGIN
IF RST = '1' THEN
Q1 := (OTHERS => '0');
ELSIF CLK = '1' AND CLK'EVENT THEN
IF LOAD = '1' THEN
Q1 := DATA;
ELSE
IF EN = '1' THEN
Q1 := Q1 + 1;
END IF;
END IF;
END IF;
Q <= Q1;
END PROCESS;
END ONE;
2.
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL; ENTITY TRI_STATE IS
PORT ( E, A : IN STD_LOGIC;
Y : INOUT STD_LOGIC;
B : OUT STD_LOGIC); END TRI_STATE;
ARCHITECTURE BEHAV OF TRI_STATE IS BEGIN
PROCESS (E, A, Y)
BEGIN
IF E = '0' THEN
B <= Y;
Y <= 'Z';
ELSE
B <= 'Z';
Y <= A;
END IF;
END PROCESS;
END BEHAV;