最新数字电子技术基础电子教案——第3章组合逻辑电路.docx

第 3 章组合逻辑电路

数字系统中常用的各种数字器件，就其结构和工作原理而言可分为两大类，

即组合逻辑电路和时序逻辑电路。

3.1组合逻辑电路的分析方法和设计方法

3.1.1组合逻辑电路的基本概念

1.组合逻辑电路的定义

组合逻辑电路是指在任一时刻，电路的输出状态仅取决于该时刻各输入状态

的组合，而与电路的原状态无关的逻辑电路。其特点是输出状态与输入状态呈即

时性，电路无记忆功能。

2.组合逻辑电路的描述方法

组合逻辑电路模型如图 3.1 所示。

图 3.1组合逻辑电路的一般框图

3.1.2组合逻辑电路的分析方法

组合逻辑电路的分析一般是根据已知逻辑电路图求出其逻辑功能的过程，实际上就是根据逻辑图写出其逻辑表达式、真值表，并归纳出其逻辑功能。

1.组合逻辑电路的分析步骤

（ 1）写出逻辑函数表达式

（ 2）化简逻辑函数式

（ 3）列真值表

（ 4）说明功能

3.1.3组合逻辑电路的设计方法

组合逻辑电路设计主要是将客户的具体设计要求用逻辑函数加以描述，再用

具体的电路加以实现的过程。组合逻辑电路的设计可分为小规模集成电路、中规模集成电路、定制或半定制集成电路的设计，这里主要讲解用小规模集成电路（即用逻辑门电路）来实现组合逻辑电路的功能。

1.组合逻辑电路设计步骤

（1）列真值表。根据电路功能的文字描述，将其输入与输出的逻辑关系用真值表的形式列出。

（2）写表达式，并化简。通过逻辑化简，根据真值表写出最简的逻辑函数表

达式。

（3）选择合适的门器件，把最简的表达式转换为相应的表达式。

（4）根据表达式画出该电路的逻辑电路图。

3.2编码器

3.2.1编码器的原理和分类

把若干位二进制数码0 和 1，按一定的规律进行编排，组成不同的代码，并

且赋予每组代码以特定的含义，叫做编码。实现编码操作的电路称为编码器。

1.二进制编码器

实现用 n 位二进制数码对 N（ N=2n）个输入信号进行编码的电路叫做二进制编码电路。其特点是，任一时刻只能对一个输入信号进行编码，即只允许一个输入信号为有效电平，而其余信号均为无效电平。

图3.6 所示电路是实现由 3 位二进制代码对 8 个输入信号进行编码的二进制

编码器，这种编码器有 8 根输入线， 3 根输出线，常称为 8/3 线编码器。

图 3.6 3位二进制编码器逻辑图

2.二 - 十进制编码器

实现用四位二进制代码对一位十进制数码进行编码的数字电路叫做二- 十进

制编码器，简称为BCD码编码器。最常见的BCD码编码器是 8421BCD码编码器，它有 10 根输入线， 4 根输出线，常称为10/4 线编码器。其特点也是任一时刻只

允许对一个输入信号进行编码。

3.优先编码器

优先编码器在多个信息同时输入时只对输入中优先级别最高的信号进行编码，编码具有惟一性。优先级别是由编码者事先规定好的。显然，优先编

码器改变了上述两种编码器任一时刻只允许一个输入有效的输入方式，而采

用了允许多个输入同时有效的输入方式，这正是优先编码器的特点，也是它

的优点所在。

图 3.8 为 3 位二进制优先编码器的逻辑图。

图 3.83 位二进制优先编码器的逻辑图

3.2.2集成编码器

1.集成 3 位二进制优先编码器（ 8/3 线） 148

148 主要包括 TTL 系列中的 54/74148 、54/74 LS148、54/74 F148 和 CMOS系列中的 54/74 HC148、40H148 等。其外引脚排列图如图3.9 所示。

S 为使能输入端，低电平有效，即只有当S=0 时，编码器才工作。YS为使能输出端，当S=0 允许工作时，如果YS=0 则表示无输入信号，YS=1 表示有输入信号，有编码输出。 YEX为扩展输出端，当S=0 时，只要有编码信号，则YEX=0，说明有编码信号输入，输出信号是编码输出；YEX=1 表示不是编码输出。

YS和 S 配合可以实现多级编码器之间优先级别的控制。图 3.10 是利用 2 片

集成 3位二进制优先编码器LS实现一个

16/4

线优先编码器的接线图。

74 148

2.集成二 - 十进制优先编码器（ 10/4 线） 147

147主要包括TTL 系列中的LS

和 CMOS系列中

的

54/74147 、 54/74 147

54/74HC、

54/74

HCT和H等。其外引脚排列图如图

3.11所示。

14714740 147

3.3译码器和数据分配器

3.3.1译码器的原理及分类

将每一组输入的二进制代码“翻译”成为一个特定的输出信号，用来表示该组代码原来所代表的信息的过程（编码的逆过程）称为译码。实现译码功能的数字电路称为译码器。

1.二进制译码器

将输入的二进制代码翻译成为原来对应信息的组合逻辑电路，称为二进制译码器。它具有 n 个输入端， 2n 个输出端，故称之为 n/2 n 线译码器。

图 3.12 为 3/8 线译码器的逻辑电路图

2.二- 十进制译码器

二-十进制译码器（又称为BCD码译码器）是将输入的每一组4 位二进制码翻译成对应的1 位十进制数。因编码过程不同，即编码时采用的BCD码不同，所以相应的译码过程也不同，故 BCD码译码器有多种。但此种译码器都有 4 个输入端， 10 个输出端，常称之为 4/10 线译码器。

8421BCD码译码器是最常用的BCD码译码器，图 3.13 所示是其逻辑图。

应当注意的是， BCD码译码器的输入状态组合中总有 6 个伪码状态存在。所用BCD码不同，则相应的 6 个伪码状态也不同， 8421BCD码译码器的 6 个伪码状态组合为 1010～ 1111。在设计 BCD码译码器时，应使电路具有拒绝伪码的功能，即当输入端出现不应被翻译的伪码状态时，输出均呈无效电平。上面的8421BCD