第三章 组合逻辑电路

14 Ucc
f
g
a
b
c
d
74LS49
1
B
C
BI
D
A
e GND
消隐控制端
（3-33）
74LS49的功能表（简表） 输 入 DCBA BI 1 0 ag 输 出 显 示
8421码
XXXX
译码
0000000
显示字型
消隐
完整的功能表请参考教材P258。
（3-34）
74LS49与七段显示器件的连接：
a b c d e f g +5V
F3 I8 I9 I8 I9 F2 I4I5I6I7 F1 I 2I 3I6I7 F0 I1I 3I5I7I9
8421编码器的逻辑函数
（3-16）
5V & F3 F2 F1 F0
&
& & 0 1
2
3
4 5
6
8 7 9 8421编码器电路
（3-17）
例4：与非门组成三位二进制编码器
---八线-三线编码器电路图如下
F3
&
F2
&
F1
&
I1 I2 I3 I4 I5 I6 I7 I8
（3-18）
分析
1.写出逻辑函数表达式
F1 I2 I4 I6 I8 I 2I 4I 6I 8
F2 I 3I4I7I8
2.列出真值表
I1 0 1 1 1 1 1 1 1 I2 1 0 1 1 1 1 1 1 I3 1 1 0 1 1 1 1 1 I4 1 1 1 0 1 1 1 1
a b c d e f g
74LS49是集 电极开路，必 须接上拉电阻
BI Q3 Q2 Q1 Q0 +5V
（3-35）
例3：数字比较器
比较器的分类： （1）仅比较两个数是否相等。
（2）除比较两个数是否相等外，还要比较两个 数的大小。
第一类的逻辑功能较简单，下面重点介绍 第二类比较器。
（3-36）
一、一位数值比较器
1
1an
1bn 1cn-11cn 1sn GND
（3-12）
例2：选通电路。
A M =1 B 0 1 1
& 2
& 4
& 3 1
F
1
被封锁
（3-13）
被封锁 封门 A M =0 0 1 1
& 3
& 2
1
& 4
F
B
选通电路
特点： M=1时选通A路信号； M=0时选通B路信号。
开门
（3-14）
例3：编码器
Ai Bi =1
S’
=1 Ci-1
Si
& &
1 Ci
（3-10）
S1 A1 B1
S2 A2 B2 C1 全 加 器
S3 A3 B3 C2 全 加 器 C3
C0
全 加 器
三位二进制全加器
（3-11）
全加器SN74LS183的管脚图 14 Ucc 2an 2bn
2cn-1
2cn
2sn
SN74H83
1 0 0 1
Ai=Bi
φ φ
φ φ
φ φ
1 0
0 0
0 1
输 出 (A>B)i 、 (A=B)i 和 (A<B)i 分 别 等 于 (A>B)i-1 、 (A=B)i-1 和(A<B)i-1
（3-41）
四位集成电路比较器74LS85
UCC A3 B2 A2 A1 B1 A0 B0
A3
B3
B2
A2
0 1 0
0 0
A6 A5 A4 B6 B5 B4
A3 A2 A1 A0 B3 B2 B1 B0
?
（3-43）
例：设计三个四位数的比较器，可以对A、B、C进 行比较，能判断： (1) 三个数是否相等。 (2) 若不相等，A数是最大还是最小。 比较原则：
先将A与B比较，然后A与C比较，若A=B A=C，则A=B=C；若A>B A>C，则A最大；若 A<B A<C，则A最小。
A、B两个多位数的比较：
（A>B）i （A=B）i （A<B）i 比较结果向 高位输出 （A>B）i-1 （A=B）i-1 （A<B）i-1
Ai
Bi
低位的比 较结果
两个本位数
（3-40）
每个比较环节的功能表
输入
Ai Bi (A>B)i-1 (A=B)i-1 (A<B)i-1 (A>B)i
输出
(A=B)i (A<B)i
F3 I5I6I7I8
I7 1 1 1 1 1 1 0 1 I8 1 1 1 1 1 1 1 0 F3 0 0 0 0 1 1 1 1 F2 0 0 1 1 0 0 1 1 F1 0 1 0 1 0 1 0 1
真值表
I5 1 1 1 1 0 1 1 1 I6 1 1 1 1 1 0 1 1
编
码 结 果
C’ =AB
A B A A B B
A B A A B B AB AB （ ） （ ）
（3-7）
F AB AB
真值表
异或门
A =1 &
A
0 0 1 1
B
0 1 0 1
F C’ 0 0 1 0 1 0 0 1
F C’
B
F AB
特点：输入相同为“0‖； 输入不同为“1‖。
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
例3－1: BCD（8421〕编码器
（3-15）
8421编码器真值表
输 入 I0 I1 I2 I3 I4 I5 I6 I7 I8 I9 F3 0 0 0 0 0 0 0 0 1 1 F2 0 0 0 0 1 1 1 1 0 0 F1 0 0 1 1 0 0 1 1 0 0 F0 0 1 0 1 0 1 0 1 0 1
逻辑图 A
&
逻辑符号 A<B
1 A>B A=B A<B
&
A=B
A>B
A
B
B
（3-38）
二、多位数值比较器
比较原则： 1. 先从高位比起,高位大的数值一定大。 2. 若高位相等，则再比较低位数，最终结果 由低位的比较结果决定。 请根据这个原则设计一下：每位的比 较应包括几个输入、输出？
（3-39）
（3-31）
化简逻辑函数 BA D C 00 00 1 01 11 0 01 0 1
a _1 01 1 0 1 0 1 1 1 11 1 1 10 1 0
10
1
1


a D BA CA C A
b C B BA A
….
（3-32）
显示译码器： (集成电路)
74LS49的管脚图
（3-5）
设计步骤大致如下：
确定实际问题的逻辑含义 列出真值表
用逻辑代数或卡诺图对逻辑函数进行化简。 写出逻辑代数式 按化简了的代数式画出逻辑图
（3-6）
§3.2 组合逻辑电路分析举例
例1： 半加、全加器
& A B
&
AB
A B A
A B B
&
F
C’
&
&
F A B A A B B
电子技术 数字电路部分
第三章 组合逻辑电路
（3-1）
第三章 组合逻辑电路
§3.1 §3.2 §3.3 §3.4 §3.5 概述 组合逻辑电路分析举例 组合逻辑电路设计举例 几种常用的中规模组件 利用中规模组件设计组合 电路
（3-2）
§3.1 概述
组合逻辑电路 逻 辑 电 路 时序逻辑电路 现时的输出仅取决 于现时的输入
显示 器件
f
e
g d
b c
（3-30）
七段显示器件的工作原理：
D C B A
0 0 0 0 0 0 0 1
a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1
a
f e
g
b
0 0 0 2

c
d

10 0 1
1 1 1 1 0 1 1
a _1 01 1 0 1 0 1 1 1
S
2-4译码器74LS139的内部线路
（3-21）
74LS139的功能表
S
1 0 0 0 0
A1 X 0 0 1 1
A0 X 0 1 0 1
Y0
Y1
Y2
Y3
1 0 1 1 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
―–‖表示低电平有效。
（3-22）
74LS139管脚图
U cc
2S
2A0 2A1 2Y0 2Y1 2Y 2
ED
A
B
Y0
Y1 Y 2
2-4线译 码器
C
Y3
D
A0 A1
S
（3-24）
工作原理：（以A0A1=00为例）
总 线
脱离总线 数 据
三态门
EA
三态门
EB
三态门
EC
三态门
ED
A
0
B
Y0
Байду номын сангаас
Y1 Y 2
2-4线译 码器
全为1 C
Y3
D
A0 A1
S
0 0
（3-25）
§3.2 组合逻辑电路设计举例
例：设计三人表决电路（A、B、C）。每人一个按 键，如果同意则按下，不同意则不按。结果用 指示灯表示，多数同意时指示灯亮，否则不亮。 1. 首先指明逻辑符号取“0‖、 “1‖的含义。 三个按键A、B、C按下时为 “1‖，不按时为“0‖。输出 是F，多数赞成时是“1‖， 否则是“0‖。 2. 根据题意列出逻辑状态表。 逻辑状态表
可以用两片74LS85实现。
（3-44）
A最大 &
A=B=C
A最小 &
（A>B）L （A=B）L （A<B）L
1
（A>B）L （A=B）L （A<B）L
&
A=B A>B A=B A>B
A<B
A3B3 A2B2 A1B1 A0B0
C3 C2 C1 C0
A<B
1
A3B3 A2B2 A1B1 A0B0
A3 A2 A1 A0 B3 B2 B1 B0
（3-45）
§3.4 几种常用的中规模组件
1. 数据选择器
从一组数据中选择一路信号进行传输的电路， 称为数据选择器。 A0 A1 控制信号
输 入 信 号
D3 D2 D1 D0
W
输 出 信 号
数据选择器类似一个多投开关。选择哪一路信 号由相应的一组控制信号控制。
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
（3-26）
逻辑状态表
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
2Y 3
2S
2A0 2A1 2Y0 2Y1 2Y 2 2Y 3
1S
1A0 1A1 1Y0 1Y1 1Y2 1Y3
1S
1A0 1A1 1Y0 1Y1 1Y2 1Y3 GND
一片139种含两个2-4译码器
（3-23）
应用：利用线译码器分时将采样数据送入计算机。
总 线
三态门
EA
三态门
EB
三态门
EC
三态门
（3-19）
例3：译码器 译码是编码的逆过程。
这种电路将某一代码转换成某种控制信号，
或去控制执行元件完成某个动作；或者去控制
显示器将其含意直接显示给人们。
二进制译码器
译码器的输入—— 一组二进制代码 译码器的输出—— 一组高低电平信号
（3-20）
&
Y3
A1
&
Y2
A0 输入 控制端
&
&
输出
Y1
Y0
若把AB分别看成一位二进数 C’ 半加器
A B
（3-8）
半加器:
只考虑了本位的两个数二进制数相加, 而没有考虑低位的进位。例：74LS586 全加器:
不只是本位的两个数二进制数相加,
来自低位的进位也一起相加。
011011 ＋ 000101 全加 1 0 0 0 0 0
半加
（3-9）
一位二进制全加器
A1
B1
A0 B0
(A=B)L (A<B)L (A>B)L A<B A=B A<B
(A>B)L A<B A=B A<B GND B3 (A<B)L (A=B)L
低位进位
向高位位进位
（3-42）
例：七位二进制数比较器。（采用两片85）
?
A>B （A>B）L A=B 74LS85 （A=B）L （A<B）L A<B A>B （A>B）L A=B 74LS85 （A=B）L （A<B）L A<B
3. 画出卡诺图，并用卡 诺图化简：
BC
BC A 00 0 0 1 01 11 10
0 1
AC
1 1
0 1
AB
0
F AB BC CA
（3-27）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A B C
& & 1
F
&
（3-28）
(2) 若用与非门实现
F AB BC CA
AB BC CA AB BC CA
A B C
& &
&
&
F
（3-29）
例2：七段显示译码器
在数字系统中，常常需要将运算结果用人们 习惯的十进制显示出来，这就要用到显示译码器。 二---十 进制编码 显示译 码器 a 显示器件：常用的是七段 显示器件。
功能表
输入
A 0 0 1 1 B 0 1 0 1 A>B 0 0 1 0
输出
A=B 1 0 0 1 A<B 0 1 0 0
“A B” AB “A B” AB AB “A B” AB
（3-37）
“A B” AB “A B” AB AB “A B” AB
除与现时输入有关 外还与电路原来的 状态有关
（3-3）
研究组合电路无非是两方面的问题: 1.已知电路图,要求分析清楚它的逻辑功能 2. 已知对逻辑功能的要求,要求设计一个电 路 来实现它。
（3-4）
分析步骤大致如下：
由给定的逻辑图 写出逻辑关系表达式
用逻辑代数或卡诺图对逻辑函数进行化简。
列出输入输出状态的真值表表并得出结论。