3-3常用的组合逻辑电路
实验三组合逻辑电路应用——译码器、数据选择器
实验三组合逻辑电路应用——译码器、数据选择器
译码器和数据选择器是现代数字电子学中常用的两种组合逻辑电路。
它们可以将输入
的二进制信号转换为对应的输出信号，并且在数字电路中具有广泛的应用。
一、译码器
译码器是一种将输入的二进制信号转换成对应输出信号的数字电路。
译码器的作用是
将输入的地址码转换成溢出电路所能识别的控制信号，通常用来将不同的地址码映射到不
同的设备或功能上。
比如在存储器系统中，根据不同地址码，从RAM或者ROM中取出相应
的数据或指令。
除此之外，译码器还可以用于数据压缩、解码、解密等领域。
在一些数字电路中，译
码器还可以充当多路复用器、选择器等电路的功能。
译码器的分类按照其输入和输出的码制不同，可以分为译码器、BCD译码器、灰码译
码器等。
其中，最常见的是2-4译码器、3-8译码器、4-16译码器等。
二、数据选择器
数据选择器是一种多路选择器，根据控制信号选择输入端中的一个数据输出到输出端。
选择器的控制信号通常由一个二进制码输入到它的控制端，二进制码的大小由选择器的通
道数决定。
数据选择器广泛用于控制、多媒体处理、信号处理等方面。
数据选择器与译码器相比，最主要的区别在于其输出可以不仅限于数字信号。
数据选
择器可以处理模拟信号、复合信号等多种形式的信号，因为它可以作用于信号的幅度、相位、频率等方面。
数据选择器按照输入和输出的端口取数的不同，可以分为单路选择器和多路选择器。
常见的有2-1选择器、4-1选择器、8-1选择器、16-1选择器等。
北京航空航天大学：数字电子技术基础 教学课件第三章 组合数字电路
X2=–0.1011011
[X1]反=0.1001010 [X2]反=1.0100100
X3=–1101001 [X3]反=10010110
小数反码定义为 [X]反=
【例如】
X
2–2–n+X
当0≤X<1
当–1 < X≤0
n—二进制小 数数值的位数
[X]反=2–2–6+(–0.101101)
②二进制、 八进制、十六进制转换成十进制 二进制、八进制或十六进制转换成等值的十进 制数时，可按权相加的方法进行。 【例如】 (1011.01)2=1×23十0×22十1×21十1×20十0×2-1十1×2-2 =8+0+2+1+0+0.25=(11.25)10 (167)8=1×82十6×81+7×80=64+48+7=(119)10
2.二进制
在 二进制数中，每一位仅有0、1两个数码。计数规 律：逢二进一。任意一个二进制数可以表示为 (S)2=kn-12n-1+kn-22n-2+...+k020+k-12-1+k-22-2+...+k-m2-m = Ki 2 i
i=n–1 –m
其中，ki：只能取0或1 m、n：正整数，n为整数位数，m为小数位数 2：二进制的基数 2i: 称为第i位的权 【例如】 (101.101)2=1×22十0×21十1×20十1×2-1十0×2-2十1×2-3
一、数制
1.十进制 在 十进制数中，每一位有0—9十个数码。计数规 律：逢十进一。 任意一个十进制数(S)10可以表示为
(S)10=kn-110n-1+kn-210n-2+...+k0100+k-110-1+...+k-m10-m
电工电子技术基础知识点详解3-3-组合逻辑电路的设计
例2：设计一个三变量奇偶检验器。
要求: 当输入变量 A、B、C 中有奇数个同时为 1 时，输出
为 1 ，否则为 0 , 用与非门实现。
解： (1) 列逻辑状态表 (2) 写出逻辑表达式
Y ABC ABC ABC ABC
BC A 00 01 11 10
01
1
A BC Y
0 00 0 0 01 1 0 10 1 0 11 0 1 00 1 1 01 0 1 10 0 1 11 1
解： (1) 根据逻辑要求列状态表
首先假设逻辑变量、逻辑函数取0、 1 的含义。
设：A、B、C 分别表示三个车间的开工状态：
开工为 1 ，不开工为 0 ；G1和 G2运行为 1，不运行为 0 。
解： (1) 根据逻辑要求列状态表
逻辑要求：如果一个车间开工， 只需G2运行即可满足要求；如果 两个车间开工，只需G1运行，如 果三个车间同时开工，则G1和 G2 均需运行。
解： (2) 写出逻辑表达式
用与、或、非等逻辑运算来 表示输入变量和输出变量之间 的逻辑关系
A BC Y
0 00 0 0 01 0 0 10 0 0 11 1 1 00 0 1 01 1 1 10 1 1 11 1
例1：设计一个三人 (A、B、C ) 表决电路。
解： (2) 写出逻辑表达式
A BC
开工 1 不开工 0 运行 1 不运行 0
ABC
000 001 010 011 100 101 110 111
G1 G2
00 01
01 10 01 10 10 11
组合逻辑电路的设计
(2) 由状态表写出逻辑式
G1 ABC ABC ABC ABC
G2 A BC ABC ABC ABC
第3章组合逻辑电路习题解答
第3章组合逻辑电路习题解答复习思考题3-1组合逻辑电路的特点？从电路结构上看，组合电路只由逻辑门组成，不包含记忆元件，输出和输入之间无反馈。
任意时刻的输出仅仅取决于该时刻的输入，而与电路原来的状态无关，即无记忆功能。
3-2什么是半加？什么是全加？区别是什么？若不考虑有来自低位的进位将两个1位二进制数相加，称为半加。
两个同位的加数和来自低位的进位三者相加，称为全加。
半加是两个1位二进制数相加，全加是三个1位二进制数相加。
3-3编码器与译码器的工作特点？编码器的工作特点：将输入的信号编成一个对应的二进制代码，某一时刻只能给一个信号编码。
译码器的工作特点：是编码器的逆操作，将每个输入的二进制代码译成对应的输出电平。
3-4用中规模组合电路实现组合逻辑函数是应注意什么问题？中规模组合电路的输入与输出信号之间的关系已经被固化在芯片中，不能更改，因此用中规模组合电路实现组合逻辑函数时要对所用的中规模组合电路的产品功能十分熟悉，才能合理地使用。
3-5什么是竞争-冒险？产生竞争-冒险的原因是什么？如何消除竞争-冒险？在组合逻辑电路中，当输入信号改变状态时，输出端可能出现虚假信号----过渡干扰脉冲的现象，叫做竞争冒险。
门电路的输入只要有两个信号同时向相反方向变化，这两个信号经过的路径不同，到达输入端的时间有差异，其输出端就可能出现干扰脉冲。
消除竞争-冒险的方法有：接入滤波电容、引入选通脉冲、修改逻辑设计。
习题3-1试分析图3.55所示各组合逻辑电路的逻辑功能。
解：(a)图(1)由逻辑图逐级写出表达式：Y(AB)(CD)(2)化简与变换：令Y1ABY2CD则YY1Y2(4)分析逻辑功能：由真值表可知，该电路所能完成的逻辑功能是：判断四个输入端输入1的情况，当输入奇数个1时，输出为1，否则输出为0。
(b)图(1)由逻辑图逐级写出表达式：BA(2)化简与变换：Y=1由此可见，无论输入是什么状态，输出均为1 3-2试分析图3.56所示各组合逻辑电路的逻辑功能，写出函数表达式。
电子技术 数字电路 第3章 组合逻辑电路
是F，多数赞成时是“1”， 否则是“0”。
0111 1000 1011
2. 根据题意列出真值表。
1101 1111
（3-13）
真值表
ABCF 0000 0010 0100 0111 1000 1011 1101 1111
3. 画出卡诺图，并用卡 诺图化简：
BC A 00
00
BC 01 11 10
010
3.4.1 编码器
所谓编码就是赋予选定的一系列二进制代码以 固定的含义。
一、二进制编码器
二进制编码器的作用：将一系列信号状态编制成 二进制代码。
n个二进制代码（n位二进制数）有2n种 不同的组合，可以表示2n个信号。
（3-17）
例：用与非门组成三位二进制编码器。 ---八线-三线编码器 设八个输入端为I1I8，八种状态，
全加器SN74LS183的管脚图
14 Ucc 2an 2bn2cn-1 2cn
2sn
SN74LS183
1 1an 1bn 1cn-11cn 1sn GND
（3-39）
例：用一片SN74LS183构成两位串行进位全加器。
D2
C
D1
串行进位
sn
cn
全加器
an bn cn-1
sn
cn
全加器
an bn cn-1
1 0 1 1 1 AB
AC
F AB BC CA
（3-14）
4. 根据逻辑表达式画出逻辑图。 (1) 若用与或门实现
F AB BC CA
A
&
B
C
&
1 F
&
（3-15）
(2) 若用与非门实现
第三章组合逻辑电路作业解答14.2
F
00
1
1
01
11 10
1
1 1
1
1 1
A 0 0 0 0 0 0 0 0
B 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1
D 0 1 0 1 0 1 0 1
F 0 1 1 0 1 0 0 1
A 1 1 1 1 1 1 1 1
B 0 0 0 0 1 1 1 1
C 0 0 1 1 0 0 1 1
⑶ F(A,B,C,D) = AB + ACD + AC + BC
■
11
解：⑴ F(A,B,C,D) = ∑m(1, 2, 3, 7, 8, 11) + ∑d(0, 9, 10, 12, 13)
AB
CD
00 01 11 10
F
F B ACD B ACD
B
00 × 01
×
1
11
10
× × 1 1 1 1 × 1
1 1 1 0
F A C D B C A D A C D B C A D
A C D B C
≥1
≥1
≥1 ≥1
F
A D
■
27
3-9 设计能一个如题图3-6所示的优先排队系统，其优先 顺序为 ⑴ 当A=1时，不论B、C、D为何值，W灯亮，其余灯 不亮； ⑵ 当A=0, B=1时，不论C、D为何值，X灯亮，其余灯 不亮； ⑶ 当A=B=0, C=1时，不论D为何值，Y灯亮，其余灯 不亮； ⑷ 当A=B=C=1, D=1时，Z灯亮，其余灯不亮； ⑸ 当A=B=C=D=0时，所以灯都不亮。
第3章 组合逻辑电路
电工电子技术课后习题答案之五
第9章节后检验题解析第182页检验题解答：1、基本的逻辑运算有“与”运算、“或”运算和“非”运算。
异或门的功能是“相同出0，相异出1”；同或门的功能是“相同出1，相异出0”。
同或门是异或门的反。
2、常用复合门有与非门、或非门、与或非门、同或门、异或门等。
功能略。
3、通常集成电路可分为TTL 和CMOS 两大类，它们使用时注意的事项不同，参看教材。
4、在结构上，OC 门没有图腾结构的TTL 与非门中的T 3和T 4组成的射极跟随器，T 5的集电极是开路的。
图腾结构的TTL 与非门的输出是推挽输出，输出电阻都很小，不允许将两个普遍TTL 门的输出端直接连接在一起。
但是OC 门和输出端可以直接并接在一起，从而可实现“线与”的逻辑功能。
5、普通的TTL 与非门有两个输出状态，即逻辑0或逻辑1，这两个状态都是低阻输出。
三态门除具有这两个状态外，还有高阻输出的第三态，高阻态下三态门的输出端相当于和其它电路断开。
三态门广泛应用在计算机系统中，主要用途是构成数据总线。
6、CMOS 传输门不但可以实现数据的双向传输，经改进后也可以组成单向传输数据的传输门，利用单向传输门还可以构成传送数据的总线，当传输门的控制信号由一个非门的输入和输出来提供时，又可构成一个模拟开关。
7、TTL 门集成与非门多余的输入端可以悬空（但不能带开路长线）、接高电平、并接到一个已被使用的输入端上等。
CMOS 集成门多余不用的输入端不能悬空，应根据需要接地或接高电平。
8、普通TTL 门电路的电源电压应满足5V ±0.5V 的要求；几个输入端引脚可以并联连接。
同一芯片上的CMOS 门，在输入相同时，输出端可以并联使用（目的是增大驱动能力），否则，输出端不允许并联使用。
第193页检验题解答：1、完成下列数制的转换（1）（256）10＝（100000000）2＝（100）16（2）（B7）16＝（10110111）2＝（183）10（3）（10110001）2＝（B1）16＝（261）82、用真值表证明B A B A +=•A BB A • B A + 0 01 1 0 11 1 1 01 1 1 1 0 03、将)(C B C B A B A F ++=写成为最小项表达式。
第3章-组合逻辑电路
例：3位二进制（3线－8线）译码器框图如下所示：
图3.3.5
3线－8线译码器框图
二进制译码器可采用二极管与门阵列或三极管集 成门电路等构成。
（1）二极管与门阵列译码器电路 0(0V) 1(3V)
表3-3-4
74LS42功能表
74LS42逻辑电路图及各输出表达式如下所示：
Y 0 Y 1 Y 2 Y 3 Y 4 Y5 Y 6 Y 7 Y8 Y9 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0 A 3 A 2 A1 A 0
Y3
Y2
Y1
Y0
§3.3 若干常用的组合逻辑电路
目前，一些常用的逻辑电路已经制成了中、小 规模集成化电路产品。
§3.3.1 编码器（Encoder）
“编码”：即为了区分一系列不同的事物，将其 中的每个事物用一个二值代码表示。 编码器的逻辑功能：把输入的每一个高、低电平 信号变成一个对应的二进制代码。
第三章
Chapter 3
组合逻辑电路
Combinational Logic Circuit
本章主要内容
第一节 第二节 第三节 概述 组合逻辑电路的分析和设计方法 若干常用组合逻辑电路
§3.3.1 编码器(Encoder) §3.3.2 译码器(Decoder) §3.3.3 数据分配器(Demultiplexer)
3输入的组合逻辑电路3位二进制码
在逻辑电路中，输入的组合逻辑电路3位二进制码起着非常重要的作用。
它们通过不同的组合方式，可以实现各种逻辑运算和功能。
接下来，我将详细阐述这一主题，并根据你的要求进行深度和广度兼具的全面评估。
让我们来看一下输入的组合逻辑电路3位二进制码的基本概念。
在数字电子电路中，二进制码是一种用二进制数字表示的编码方式，每一位上的数值都只有0和1两种可能。
而3位二进制码则是由3个二进制数字组成的编码。
在逻辑电路中，这种编码可以表示8种不同的状态或信号，即从000到111的所有可能组合。
这种编码方式被广泛应用于逻辑门、计数器、存储器等电路中，具有非常重要的意义。
接下来，让我们来探讨输入的组合逻辑电路3位二进制码在实际应用中的具体功能。
它可以用于逻辑门电路中的输入。
在逻辑门电路中，不同的输入组合会导致不同的逻辑运算结果，而3位二进制码可以提供足够的组合方式，以满足各种逻辑运算的需求。
它还可以用于设计计数器和存储器等数字电路。
通过利用3位二进制码的8种不同组合，可以实现从简单的计数功能到复杂的存储和控制功能。
输入的组合逻辑电路3位二进制码在数字电子电路中扮演着至关重要的角色。
在深入了解了输入的组合逻辑电路3位二进制码的基本概念和实际应用之后，让我们来探讨一下个人对这一主题的观点和理解。
在我看来，3位二进制码的引入，使得数字电子电路的设计和实现变得更加灵活和高效。
它不仅提供了丰富的输入组合方式，还为各种逻辑运算和功能的实现提供了强大的支持。
通过合理的设计和应用，可以充分发挥3位二进制码的优势，实现更加复杂和多样化的功能，从而推动数字电子技术的发展和应用。
输入的组合逻辑电路3位二进制码在数字电子电路中具有非常重要的地位和作用。
它不仅在逻辑门、计数器、存储器等电路中发挥着关键的作用，还为数字电子技术的发展和应用提供了强大的支持。
通过深入分析和理解3位二进制码的基本原理和实际应用，可以更好地应用它，发挥它的潜力，从而实现数字电子领域的更大发展和创新。
第3章 组合逻辑电路
F
&
&
&
&
A
B
C
本例采用的是“真值表法”，真值表法的优点是规整、清晰； 缺点是不方便，尤其当变量较多时十分麻烦。
例 设计一个组合逻辑电路，用于判别以余3码表示的1 位十进制数是否为合数（一个数，如果除了一和他本身还有 别的因数，这样的数叫做合数，与之相对的是质数）。 解 设输入变量为ABCD，输出函数为 F，当ABCD表示 的十进制数为合数 (4 、 6 、 8、 9) 时，输出 F 为 1，否则 F为 0。
毛刺
使用卡诺图判断一个组合逻辑电路是否存在着 竞争冒险的一般步骤是： • 先画出该电路逻辑函数的卡诺图； • 然后在函数卡诺图上画出与表达式中所有乘积项 相对应的卡诺圈； • 如果图中有相切的卡诺圈，则该逻辑电路存在着 竞争冒险。（“0”冒险是1构成的圈，“1”冒险是 0构成的圈。
所谓卡诺圈相切即两个卡诺圈之间存在不被同一卡 诺圈包含的相邻最小项。
产生冒险的原因
A
1
≥1
F=A+A=1 理想情况
以例说明
A A
F 实际情况
造成冒险的原因是由于A和 A到达或门的时间不同。
再举一例 A C B
1 & BC & AC ≥1
A B F=AC+BC C C AC BC F
(分析中略去与门和或门的延时）
产生冒险的原因 ： 电路存在由非门产生的互补信 号，且互补信号的状态发生变化 时有可能出现冒险现
有公用项
经变换后，组成电路时可令其共享同一个异或门，从而 使整体得到进一步简化，其逻辑电路图如下图所示。
多数出组合电路达到最简的关键是在函数化简时找出各输 出函数的公用项，使之在逻辑电路中实现对逻辑门的“共享”， 从而达到电路整体结构最简。
第三模块-组合逻辑电路
第三模块：组合逻辑电路一、本模块学习目标1、了解组合逻辑电路的定义2、掌握组合逻辑电路的分析3、掌握组合逻辑电路的设计4、熟悉逻辑函数式的最佳化问题5、熟悉中规模组合逻辑电路(译码器、编码器、全加器、数据选择器和数值比较器)的原理、功能和应用6、中规模组合逻辑电路(译码器、编码器、全加器、数据选择器和数值比较器)的原理、功能和应用7、了解组合逻辑电路的瞬态现象--竞争冒险二、本模块重难点内容1、组合逻辑电路在逻辑功能和电路结构上的特点（与时序逻辑电路的区别）2、组合逻辑电路的设计方法和步骤，以及在使用小规模集成电路进行设计和用中规模集成组合逻辑电路模块进行设计的区别。
3、几中常见的中规模集成组合逻辑电路的逻辑功能和使用方法（会读功能表，掌握扩展功能能的接法和附加控制端的各种应用，用于组合逻辑电路设计的原理等。
）4、定性了解组合逻辑电路中的竞争—冒险现象及常用的消除方法三、本模块问题释疑1、列举逻辑函数的四种表示方法？答：逻辑真值表、逻辑式、逻辑图、卡诺图和波形图。
2、什么是组合逻辑电路？答：在任何时刻，输出状态只决定于同一时刻名输入状态的组合，而先前状态无关的逻辑电路称为组合逻辑电路。
3、列出分析组合逻辑电路的步骤？答：分析步骤如下：a)由逻辑图写出各输出端的逻辑表达式；b)化简和变换名逻辑表达式；c)列出真值表；d)根据真值表和逻辑表达式对逻辑电路进行分析，最后确定其功能。
4、列出设计组合逻辑电路的步骤。
答：组合逻辑电路的设计步骤如下：a)根据对电路逻辑功能的要求，列出真值表；b)由真值表写出逻辑表达式；c)简化和变换逻辑表达式，从而画出逻辑图。
5、为什么说在组合逻辑电路设计中正确列出真值表是最为关键的一步？答：在组合逻辑电路的设计中，真值表是逻辑表达式和逻辑电路图的基础。
6、什么是组合逻辑电路中的竞争冒险？引起竞争冒险的原因？答：由于从输入到输出的过程中，不同通路上门的级数不同，或者门电路平均延迟时间的差异，使信号从输入经不同通路传输到输出级的时间不同，可能会使逻辑电路产生错误输出，称为竞争冒险。
第3章组合逻辑电路
第3章组合逻辑电路3.1 组合逻辑电路的概述按照逻辑功能的不同特点，可以把数字电路分成两大类，一类叫做组合逻辑电路，另一类叫做时序逻辑电路。
什么叫组合逻辑电路呢？在t=a时刻有输入X1、X2、……Zn，那么在t=a时刻就有输出Z1、Z2、……Zm，每个输出都是输入X1、X2、……Zn的函数，Z1=f1（X1、X2、……Xn）Z1=f2（X1、X2、……Xn）Zm=fm（X1、X2、……Xn）从以上概念可以知道组合逻辑电路的特点就是即刻输入，即刻输出。
任何组合逻辑电路可由表达式、真值表、逻辑图和卡诺图等四种方法中的任一种来表示其逻辑功能。
3.2 组合逻辑电路的分析方法和设计方法3.2.1组合逻辑电路的分析方法分析组合逻辑电路的目的，就是要找出电路输入和输出之间的逻辑关系，分析步骤如下：（1）根据已知的逻辑电路，写出逻辑函数表达式（采用逐级写出逻辑函数表达式），最后写出该电路的输出与输入的逻辑表达式。
（2）首先对写出的逻辑函数表达式进行化简，一般系用公式法或卡诺图法。
（3）列出真值表进行逻辑功能的分析。
以上步骤可用框图表示，如图3-2所示。
图3-2 组合逻辑电路分析框图下面举例说明对组合逻辑电路的分析，掌握其基本思路及方法。
【例3-1】 分析图3-3所示电路的逻辑功能图3-3 [例3-1]逻辑电路解：（1）写出输出Z 的逻辑表达式： Z1=B A ， Z2=B AZ=21Z Z •=B A B A • （2）化简Z=B A B A •=A B +A B=A ⊕B （3）列出真值表进行逻辑功能说明 列出该函数真值表，如表3.1所示： 表3-1 [例3-1]真值表 A B Z 0 0 0 0 1 1 1 0 1 1 13.2.2组合逻辑电路的设计方法组合逻辑电路的设计步骤与分析步骤相反，设计任务就是根据逻辑功能的要求设计逻辑电路，其步骤如下：（1）首先对命题要求的逻辑功能进行分析，确定哪些是输入变量，哪些为输出函数，以及它们之间的相互逻辑关系，并对它们进行逻辑赋值。
第3章 组合逻辑电路
例3-5的真值表 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F1 F2 0 0 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0
图3－9
3.2.2 组合逻辑电路设计举例 例3-3 设计一个三人按少数服从多数的表决电路。并用与 非门实现。 解：（1）由题意可知，三人代表三个输入变量，通过与 否的结果为一个输出变量。三个输入变量用字母A、B、 C表示，输出用F表示。列出真值表，见表3－2，输入变 量“1”表示同意，“0”表示不同意；输出变量“1”表示通 过，“0”表示不通过。 （2）对真值表用卡诺图化简，如图3－4所示，得到化简 函数 F=AB+BC+AC （3）把化简的与或式转换成“与非－与非”表达式`
_ I7 X 1 0 1 1 1 1 1 1 1
表3－6 表3-6 74148的真值表 输 入 输 _ _ _ _ _ _ _ _ _ _ I 6 I5 I4 I3 I2 I 1 I0 Y2 Y 1 Y0 X X X X X X X 1 1 1 1 1 1 1 1 1 1 1 1 1 X X X X X X X 0 0 0 0 X X X X X X 0 0 1 1 0 X X X X X 0 1 0 1 1 0 X X X X 0 1 1 1 1 1 0 X X X 1 0 0 1 1 1 1 0 X X 1 0 1 1 1 1 1 1 0 X 1 1 0 1 1 1 1 1 1 0 1 1 1
S ABC ABC ABC ABC
C′= A B + A C + B C （3）把表达式转化为“与非－与非”表达式
第三章组合逻辑电路 (1)
第三章组合逻辑电路一、概述1、概念逻辑电路分为两大类：组合逻辑电路和时序逻辑电路数字逻辑电路中，当其任意时刻稳定输出仅取决于该时刻的输入变量的取值，而与过去的输出状态无关，则称该电路为组合逻辑电路，简称组合电路2、组合逻辑电路的方框图和特点（1）方框图和输出函数表达式P63输出变量只与当前输入变量有关，无输出端到输入端的信号反馈网络，即组合电路无记忆性，上一次输出不对下一次输出造成影响3、组合逻辑电路逻辑功能表示方法有输出函数表达式、逻辑电路图、真值表、卡诺图4、组合逻辑电路的分类（1）按功能分类常用的有加法器、比较器、编码器、译码器等（2）按门电路类型分类有TTL、CMOS（3）按集成度分类小、中、大、超大规模集成电路二、组合逻辑电路的分析方法 由电路图---电路功能 1、分析步骤（1）分析输入输出变量、写出逻辑表达式 （2）化简逻辑表达式 （3）列出真值表（4）根据真值表说明逻辑电路的功能 例：分析下图逻辑功能第一步：Y=A ⊕B ⊕C ⊕D 第二步： 第三步：A B C D Y 0 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 10 0 0 1=1=1=1CDY1 0 0 1 01 0 1 0 01 0 1 1 11 1 0 0 01 1 0 1 11 1 1 0 11 1 1 1 0第四步：即0和1出现的个数不为偶则输出1，奇偶个数的检验器三、组合逻辑电路的设计方法1、概念根据要求，最终画出组合逻辑电路图，称为设计2、步骤（1）确定输入输出变量个数（2）输入输出变量的状态与逻辑0或1对应（3）列真值表（4）根据真值表写出输出变量的逻辑表达式（5）对逻辑表达式化简，写出最简逻辑表达式（6）根据逻辑表达式，画出逻辑电路图例：三部雷达A、B、C, 雷达A、B的功率相等，雷达C是它们的两倍，发电机X最大输出功率等于A的功率，发电机Y输出功率等于A与C的功率之和，设计一个组合逻辑电路，根据雷达启停信号以最省电的方式开关发电机第一步：输入变量3个，输出变量2个第二步：雷达启动为1、发电机发电状态为1第三步：A B C X Y0 0 0 0 00 0 1 0 10 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1第四步：卡诺图化简第五步：写逻辑表达式第六步：画逻辑电路图四、常用中规模标准组合模块电路一些常用的组合逻辑电路，如编码器、译码器、加法器等制成中规模电路，称为中规模标准组合模块电路1、半加器进行两个1位二进制数相加的加法电路称为半加器，如图3-11所示真值表如下：A B S C0 0 0 00 1 1 01 0 1 01 1 0 1根据真值表，写出逻辑表达式如下：S=AB+AB=A⊕BC=AB2、全加器即带低位上产生的进位的加法器真值表如下：A iB iC i-1S i C i0 0 0 0 00 0 1 1 00 1 0 1 00 1 1 0 11 0 0 1 01 0 1 0 11 1 0 0 11 1 1 1 1根据真值表，卡诺图化简后写出逻辑表达式如下：S i=A i⊕B i⊕C i-1C i=A i B i+C i-1(A i⊕B i)（为便于实现）根据逻辑表达式，画出电路图如图3-13所示3、加法器可以实现多位二进制数加法的电路（1）串行进位加法器低位全加器的进位输出端连到高位全加器的进位输入端，如图3-3所示（2）超前进位加法器C i=A i B i+C i-1(A i⊕B i)= A i B i+C i-1(A i B i+ A i B i）= A i B i C i-1+A i B i C i-1 +A i B i C i-1+ A i B i C i-1=A i B i+ B i C i-1+ A i C i-1= A i B i+C i-1（A i+B i）令P i=A i+B i，称P i为第i位的进位传输项，令G i=A i B i,称G i 为第i位的进位产生项，则第0位的进位为C0=G0+P0C-1,第1位的进位为C1=G1+P1 C0, C0带入C1，消去C0，得C1=G1+P1（G0+P0 C-1），同理，得C2= G2+P2（G1+ P1（G0+P0 C-1）），，C3= G3+ P3（G2+ P2（G1+P1（G0+P0 C-1））），即知道相加的二进制数的各位和最低位进位就可以超前确定进位，提高了速度，如图3-4所示4、乘法器完成两个二进制乘法运算的电路（1）乘法器P85（2）并行乘法器P855、数值比较器比较二进制数大小，输入信号是要比较的数，输出为比较结果（1）1位数值比较器A B M G L0 0 0 1 00 1 1 0 01 0 0 0 11 1 0 1 0M=ABG=AB+AB= AB+AB（便于逻辑实现）L=AB逻辑电路图如图3-5所示（2）4位数值比较器多位二进制数比较大小，先看最高位情况，如相等再看次高位情况，以此类推4位比较器为例，8个输入端（A3A2A1A0，B3B2B1B0），三个输出端（L，G，M）A>B，则A3>B3，或A3=B3且A2>B2，或A3=B3，A2=B2，A1>B1，或A3=B3，A2=B2，A1=B1，A0>B0设定AB的第i位比较结果为L i=A i B i，G i=A i B i+A i B i，M i=A i B i，则L=L3+G3L2+G3G2L1+G3G2G1L0同理, A=B 时，G=G3G2G1G0，A<B时，M=M3+G3M2+G3G2M1+G3G2G1M0,因A不大于也不等于B时即小于B，故M=LG=L+G（便于逻辑实现）逻辑电路图如P87图3-18所示（3）集成数值比较器4位数值比较器封装在芯片中，构成4位集成数值比较器，74ls85真值表如图3-6所示考虑到级联，增加了级联输入端（更低位的比较结果），级联时，如构成8位数值比较器，低四位比较结果为高四位数值比较器的级联输入端，而低四位的级联输入端应结为相等的情况（010），74ls85级联如图3-7所示cc14585真值表如图3-8所示，cc14585级联如图3-9所示6、编码器将输入信号用二进制编码形式输出的器件，若有N个输入信号，假设最少输出编码位数为m位，则2m-1<N<2m（1）二进制编码器以2位输出编码为例输入输出I0I1I2I3Y1Y01 0 0 0 0 00 1 0 0 0 10 0 1 0 1 00 0 0 1 1 1故Y1=I2+I3，Y0=I1+I3逻辑电路图如P89图3-22所示但当不止一个输入端有编码要求时该电路不能解决问题（2）二进制优先编码器3位二进制优先编码器为例8个输入端为I0~I7，输出端为Y2~Y1,假设I7的编码优先级最高，则对应真值表为：输入输出I0I1I2I3I4I5I6I7Y2Y1Y0×××××××0 0 0 0 ××××××0 1 0 0 1 ×××××0 110 1 0 ××××0 1110 1 1 ×××0 1111 1 0 0 ××0 11111 1 0 1 ×0 111111 1 1 0 0 1111111 1 1 1 “×”为任意值根据真值表，列出逻辑表达式如P90所示，逻辑图过于麻烦，略以上为低电平有效的情况，高电平有效真值表如图3-10所示，得A2=I4+I5+I6+I7,A1=I2+I3+I6+I7，A0=I1+I3+I5+I7, 逻辑图便于实现（3）8线-3线编码器74ls148编码器图形符号如图3-11所示，真值表如图3-12所示74ls148编码器级联，注意控制信号线的连接，级联图如图3-13所示选通信号有效，当高位芯片输入不全为1时，选通输出端为1，低位芯片不工作且二进制反码输出端为1，与门受高位芯片二进制反码输出端影响，扩展输出端为0，作为A3，根据输入情况不同，得编码0000~0111；选通信号有效，当高位芯片输入全为1时，高位芯片不工作，选通输出信号为0，低位芯片工作，高位芯片扩展输出端为1，作为A3，高位芯片二进制反码输出端全1，与门受低位芯片二进制反码输出端影响，根据输入情况不同，得编码1000~1111，即实现16线-4线编码器功能（4）9线-4线编码器74ls147编码器图形符号、真值表如图3-14所示注意，其输出对应十进制数的8421BCD码的反码（5）码组变换器将输入的一种编码转换为另一种编码的电路参见P92例3-5原理：加0011和加1011的原因7、译码器译码是编码的逆过程，将二进制代码转换成相应十进制数输出的电路（1）3线-8线译码器真值表如图3-15所示逻辑表达式如下：Y0=CBA、Y1=CBA……Y6=CBA、Y7=CBA（2）集成3线-8线译码器74LS138译码器符号如图3-16所示，真值表如图3-17所示注意三个选通信号，在级联时的作用，级联如图3-18所示74LS138译码器典型应用如图3-19所示（3）集成4线-10线译码器74LS42符号如图3-20所示，真值表如图3-21所示逻辑表达式如图3-22所示（4）显示译码器是用来驱动显示器件的译码器（A）LED数码管电能---光能（发光二极管构成）具有共阴极和共阳极两种接法，如图3-23所示，注意非公共端连接高电平或低电平时要串接限流电阻（B）显示译码器74LS47（驱动LED为共阳极接法的电路，驱动共阴极要用74LS48）引脚图如图3-24所示，真值表如图3-25所示要具有一定的带灌电流负载能力才能驱动LED相应段发光，显示效果如P99图3-35所示附加控制端用于扩展电路功能：灯测试输入LT：全亮灭零输入RBI：将不需要的“0”不显示以使得要显示的数据更醒目灭灯输入\灭零输入BI\RBO:作为输入使用，一旦为0则灯灭。
数字电路与逻辑设计第3章组合逻辑电路
（2）根据真值表，用卡诺图（图3-5 a）化简后，
可以得到该电路的逻辑函数表达式：
F AC BC AB
由于题目中没有特别要求以何种逻辑门 输出，所以可用与门和或门输出来实现 该逻辑功能，表达式形式无需转换。
（3）逻辑图 由化简后的表达式和真值 表可以看出，(图 3-5 b)即使该题的逻 辑电路图。
表 3-7 8线—3线编码器的真值表
因为任意时刻 I0 ～ I7 中只有一个值为“1”利 用约束项的知识把上述真值表化简后如表3-8 所示。
表 3-8 化简后的真值表
由真值表写出其对应的逻辑函数表达式：
Y2 I4 I5 I6 I7 I4I5I6I7 Y1 I2 I3 I6 I7 I2I3I6I7 Y0 I1 I3 I5 I7 I1I3I5I7
3) 将表达式转化成用“与非” 逻辑形式实 现的形式：
图3-9 （a）卡诺图 （b）逻辑电路
3.2 编码器
编码就是将特定的逻辑信号变换成 一组二进制的代码，而能够实现这种功 能的逻辑部件就称为编码器。编码器的 功能是将输入信号转换为对应的代码信 号，即是用输出的代码信号来表示相对 应的输入信号，以便于进行对代码进行 存储，传输及运算等处理。
FA A FB AB FC ABC FD ABCD
(3)由上述表达式可得其对应的优先编码逻辑 电路如图3-12所示。
图3-13 16线—4线优先编码器的逻辑电路
（2）根据列写出的逻辑问题的真值表，写出对应 的逻辑函数表达式。
（3）将得到的逻辑函数表达式进行变换和化简。 逻辑函数的化简可以利用我们前面所学习的代 数法或卡诺图法，从而得到逻辑函数的最简表 达式，对于一个逻辑电路，在设计时应尽可能 使用最少数量的逻辑门，逻辑门变量数也应尽 可能少用，还应根据题意变换成适当形式的表 达式。
第3章+组合逻辑电路作业
第3章组合逻辑电路作业3-1组合逻辑电路如图3-1所示，试分析其逻辑功能。
图3-1习题3-1电路图3-2设计用单刀双掷开关来控制楼梯照明灯的电路。
要求在楼下开灯后，可在楼上关灯；同样也可在楼上开灯，而在楼下关灯。
用与非门实现上述逻辑功能。
3-3有一个车间，有红、黄两个故障指示灯，用来表示三台设备的工作情况。
当有一台设备出现故障时，黄灯亮；若有两台设备出现故障时，红灯亮；若三台设备都出现故障时，红灯、黄灯都亮。
试用与非门设计一个控制灯亮的逻辑电路。
3-4有一水箱由大、小两台泵ML和MS供水，如图3-2所示。
水箱中设置了3个水位检测元件A、B、C。
水面低于检测元件时，检测元件给出高电平；水面高于检测元件时，检测元件给出低电平。
现要求当水位超过C点时水泵停止工作；水位低于C点而高于B点时MS单独工作；水位低于B点而高于A点时ML单独工作；水位低于A点时ML和MS同时工作。
试列出逻辑函数式和画出控制电路图。
图3-2习题3-4图3-5试由集成3线-8线译码器74HC138实现下面逻辑函数。
3-6试用两片4位集成比较器74HC85和门电路构成三个4位二进制数A=A3A2A1A0、B=B3B2B1B0和C=C3C2C1C0的比较电路，要求能判断A最大、A最小和三个数相等。
3-7由8选1数据选择器74HC151构成的逻辑电路如图3-3所示，试写出其两个输出端Y1和Y2的逻辑式。
图3-3习题3-7图3-8试利用8选1数据选择器74HC151和门电路实现下面逻辑函数：3-9某汽车驾驶员培训班进行结业考试。
有3名评判员，其中A为主评判员，B、C为副评判员。
评判时按少数服从多数原则，但若主评判认为合格，也可通过。
试用4选1数据选择器74HC153实现评判的规定。
3-10试设计一个一个全减器。
3-11判断下列逻辑函数是否存在冒险现象：。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
LE L L L L
L L L L L L × × H
BI H H H H
H H H H H H × L H
LT H H H H
H H H H H H L H H
D 0 0 0 0
主 题
一、编码器和译码器
02
译码器
常 用 的 组 合 逻 辑 电 路
译码器是将代表特定信息的二进制代码翻译成对应的输出信号，以表示其原来 含意的电路。是编码器的逆过程。
输入为二进 制数据 输出的状态
n位二进制数据 输入
最多有2n种不同 输出状态
（1）二进制译码器：输出控制信号 2线—4线；3线—8线；4线—16线…… （2）二—十进制译码器：输出十个数码，可直接通过辉光数码管显示 ； （3）显示译码器：输出若干个（如七个）信号，可通过字段显示器显示。
常用的组合逻辑电路
数字电子技术之
主讲教师：谢永超
湖南铁道职业 技术学院作品
学习导入
常用的组合 逻辑电路
本次课主要内容
编码器和译 码器
半加器和全 加器
数据分配器 和数据选择 器 第三点
第一点
第二点
主 题
一、编码器和译码器
01
编码器
常 用 的 组 合 逻 辑 电 路
所谓编码就是将具有特定含义的信息（如数字、文字、符号等）用二进制代码 来表示的过程。能实现编码功能的电路称为编码器。
谢谢观看
湖南铁道职业 技术学院作品
A0 A1 Am-1
m个
编 码 器
Y0 Y1 Yn-1
n位
一位二进制数，可表示输入的2 种特定意义； 二位二进制数，可表示输入的22种特定意义； …… n 位二进制数，可表示输入的2n种特定意义。
若输入信号m=2n个，将它编为二进制数时，需n位二进制数。
主 题
一、编码器和译码器
01
编码器——二进制普通编码器
H H H H H H H L
d H L H H
L H H L H L H L
e H L H L
L L H L H L H L
f H L L L
H H H L H H H L
g L L H H
H H H L H H H L
0 1 2 3
4 5 6 7 8 9 8 消隐
功能状态分析
1. 译码
2. 测试 3. 保持 4. 空白
（2） 逻辑表达式：
常 用 的 组 合 逻 辑 电 路
（3） 逻辑功能表
（1）逻辑电路图
主 题
一、编码器和译码器
01
编码器——优先编码器
常 用 的 组 合 逻 辑 电 路
当输入端有多个编码请求时，编码器只对其中优先级别最高的输入信号进行编 码，而不考虑其它优先级别比较低的输入信号。
优先编码器74LS148
其它输出同LE
主 题
二、半加器和全加器
01
半加器
常 用 的 组 合 逻 辑 电 路
半加器是指只有被加数（A）和加数（B）输入的一位二进制加法电路。加 法电路有两个输出，一个是两数相加的和（S），另一个是相加后向高位的 进位（CO）。
S AB AB CO AB
主 题
二、半加器和全加器
0 0 0 0 1 1 × × ×
C 0 0 0 0
1 1 1 1 0 0 × × ×
B 0 0 1 1
0 0 1 1 0 0 × × ×
A 0 1 0 1
0 1 0 1 0 1 × × ×
a H L H H
L H L H H H H L
b H H H H
H L L H H H H L
c H H L H
741LS38用作为数据分配器
主 题
二、半加器和全加器
02
数据选择器
常 用 的 组 合 逻 辑 电 路
从一组输入数据选出其中需要的一个数据作为输出的过程叫做数据选择，具 有数据选择功能的电路称为数据选择器。
Y EN A1 A0 D0 EN A1 A0 D1 ENA1 A0 D2 ENA1 A0 D3
02
全加器
常 用 的 组 合 逻 辑 电 路
全加器不仅有被加数A和加数B，还有低位来的进位CI作为输入；三个输入相加 产生全加器两个输出，和S及向高位进位CO。
主 题
三、数据分配器和数据选择器
01
数据分配器
常 用 的 组 合 逻 辑 电 路
数据分配是指信号源输入的二进制数据按需要分配到不同的输出通道，实 现这种逻辑功能的组合逻辑器件称为数据分配器，M（=2N）输出通道需 要N位二进制信号来选择输出通道，称为N位地址（信号）。
译码器——显示译码器C4511
C4511/CD4511功能：是一个用于驱动共阴极数码显示器 的 BCD 码—七段码译码器。
常 用 的 组 合 逻 辑 电 路
C4511逻辑符号与引脚图
主 题
一、编码器和译码器
02
译码器——显示译码器C4511
输入 输出 显 示
常 用 的 组 合 逻 辑 电 路
功能表识读要求主 题 Nhomakorabea一、编码器和译码器
02
译码器——七段数码显示器及其工作原理
常 用 的 组 合 逻 辑 电 路
常见数码管外观
数码管的7段
主 题
一、编码器和译码器
02
译码器——3线-8线译码器74LS138
常 用 的 组 合 逻 辑 电 路
74LS138引脚图
74LS138功能表
主 题
一、编码器和译码器
02