基于FPGA的通用可逆计数器的设计及实现

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

Ax
Ax
百 —


¨ ㈩
A 0 Y
t 即 B C接头) o r N 保证 了接人信号在传输过程 中的质量 , 之后经 过一级施 密特 触发 器 滤 除 噪声 , 后 为 了更 好 的 之 保护 FG P A延长其使用寿命和低功耗 , 串接 了20 0 Q电阻 将 5V rL电平 与 33VC S电平匹配 后接入 FG r . MO P A。 23 串 口 、 示及按键 控制 部分 . 显 串 口采用 改 良版 的 M X 3 A 22芯片 M X 22 它具有 A 33。 低功耗 , 3 3V供 电 的特 点 , 以与 F G 可 . 可 P A直 接 挂 接 。
() 2 测频模 块 的预 置测 试 时 间 G t —P为 1 不 可 调 a e s 整, 由等精 度测 频法 可 知 , l 在 s内的计 数 值就 是 被 测 信 号 的频率 。 () 3 占空 比测 试模 块 的测试 时 间 G t a e为 1, 被 测 s在 信 号高 电平 时 间内时钟 信 号计 数 结果 为 M , a Gt e内时钟 信号计数 结果 为 Ⅳ, 占空 比为 M/ 其 中 则 N,
来自百度文库
FG P A采用 A t 公 司的 C c n lm e yl e系列 的 F G 型号 o P A, 为 E 3 1Q 4 。它拥 有 14 8 逻辑 单元 ( E 、0 bt PC 6 20 50 个 L )54K i 的嵌 入式 R M、 A 4个可 编程锁 相 环 ( L ) 2 个 全 局 时钟 P L 、0
张 寅 赵 剡 秦 超
( 京 航 空航 天 大 学 仪器 科 学 与 光 电 工程 学 院 , 京 109 ) 北 北 0 11

要: 计数器作为一种数据采集设备, 是各领域测量 系统的重要组成部分。针对传 统计数器功能单一 , 电路复杂、 调试 困难 . 设备 升级、 维护成本高
的缺点 , 本文研究开发了一种基 于 F G P A的通用可逆计数器 , 实现可逆计数、 频率测量和占空比测量等功能 ; 并通过实验测试验证了该设计 的可行性 及
准 确性 ; 已经 成 功 应 用 于惯 性 测 量 单 元 的测 试 系 统 , 为其 他 领 域 的测 试 系 统 中可 逆 计 数 器 的设 计 提 供 了参 考 和 依 据 。 也
关键词 : 可逆计数器 ;P A; F G 计数 ; 频率测试 ; 占空 比测试 ; 惯性测量单元
2 硬件设计
网络 、3 个 可 用 I 脚 、 16 o管 支持 15V、 . 25V、. . 18V、 . 30 V 33V电平 , 、. 无需外 接上下 拉 电阻 。丰 富的 L E单 元及 1 0管脚让 可逆计数 器 的全 部功 能集成 在 FG P A内部 变得 可实现 , 同时简化 了硬 件 设计 , 短 了调试 硬 件 的 时 间。 缩 54K i的存储 单 元 也 使 的数 据 存 储 变得 更 加 简 单 , 0 b t 由 于计数 结果本身 占用空 间不大 , 以不用外 接 R M 即可 所 A 满足对数 据的存储 要求 。4个 P L 用 于对外 接 晶振 的 L可 倍 频 , 以使用 户简单切 换量程 , 可 对高频 脉 冲可 以使 全局 时钟 在外接 5 I 晶振 的情 况下最 高倍 频至 10 H , 0M- I z 30M z 足 以满 足绝大 多数测量 系统 的计数要 求 。 22 信 号调理 . 信号接人采 用 同轴 电缆 连接 器 ( aoe N t onc Bynt u Cne—
张 寅等 : 于 基
的通 用 可逆 骨 数 器 的 设 骨及 实现
显示器 采用较 通 用 的 L D模块 R 10 C 其控 制 接 口如 C T62 ,
表 1 示,D 所 V D为逻辑 电源 , 0为亮 度 调整 , L 、 L V B 1 B 2为 背光 电源 。通过对 此模 块进行 读写控 制 即可显示计 数结 果 。按 键部 分 采 用 分 立 的按 键 , 于 选 择 测 量 模 式 ( 用 计
本文研 究 开 发 的 计 数 器 以 F l 为 核 心 , 接 5 eA 外 O M z H 晶振 , 挂接 串 口模 块 、 显示 模 块 、 按键 模 块 和 信号 调 理 模块 , 体方案 如 图 1 整 所示 。
图 1 可逆 计 数器 硬 件 设 计 方 粟
21 FG . P A的选 型
v O R S
RW
E DB O—DB 7 B I L B2 l
3 软 件设计
本系统 F G P A程序采 用 V D 语 言 在 At a的 Q a H L lr e ur — t 环 境 中编写 。图 2 示 了 FG 内部 各软 件模 块 之 u1 sI 显 PA 间 的相互关 系 , 中左 边为 信号测 试模块及 控制 模块 , 其 右 边为 计数器 的显 示及 通信 。
N=1 / =1 0 00 0 0 00 0 o ×500 0 =5 00 0 x () 2
一。 ~ 。
功 能
GND
V DD
数 、 频 、 占空 比) 测 测 和切换显 示通道 。
表 1 fl6 2 、 0 C接 口列 表 1
各功 能模块 的结 果存 储 在 不 同 的存 储 区 域 , 显 示 供 和通信使 用 。 3 2 显示 和通信 模块 .
《 计量与澳 试技术》0 o年第3 4 21 7巷第 1 2期
基 于 F G 的 通 用 可 逆 计 数 器 的 设 计 及 实 现 PA
Deino nrl up s vril C u t ae nF G s aGeea roeRees e o ne B sdo P A g f P b r
相关文档
最新文档