第4讲 主存储器

② 计算RAM和ROM芯片数，说明应该选用什么译码器。 ③ 画出CPUR / W CS
CS 将存储器芯片的地址线、片选线、读写控制线并联，数据线分别 引出。
（2）字扩展 例2：用1K×4位的RAM芯片构成4K×4位的存储器。 将各个存储器芯片的地址线、数据线、读写控制线并联.
D3 …
D0
I/O0 I/O1 I/O2 I/O3 I/O0 I/O1 I/O2 I/O3 I/O0 I/O1 I/O2 I/O3 I/O0 I/O1 I/O2 I/O3
5
动态存储器 Dynamic RAM （2）动态存储器的刷新 Refresh MOS管的栅极电容容量很小，绝缘电阻不够大，经过一段 时间后电荷逐渐泄漏，使保存的信息丢失。为了不丢失数据，必 须及时对保存的信息进行刷新。在芯片内部把存储单元的内容读 出来再写回去，信息不出现在数据总线上。
刷新周期一般为2ms。
2
（1）动态存储器芯片 DRAM芯片的集成度高，容量大，速度不高（50~100ns）， 功耗低，价格低。 为了进一步降低芯片的封装成本，还设法减少芯片的引脚数。 采用地址线复用和多字1位等方法。将地址分两次送入存储器 芯片，内部有行地址锁存和列地址锁存电路。 A1 A0 行 地 址 锁 存 行 地 址 译 码 列地址译码
DRAM芯片通常采用定时逐行刷新。
6
（2）动态存储器的刷新 Refresh ① 集中刷新
刷新周期
刷新
刷新
t
在一个刷新周期内，用一段固定的时间，连续对存储器的所 有行逐一刷新，在此期间内停止CPU和其他主设备对存储器的读 写。
例如，1个存储器有1024行，存储周期为200ns。刷新一次需 204.8μs。在2ms内还有1795.2μs的时间可用于存储器读写。 集中刷新方式的缺点：在刷新期间不能访问存储器，有时会 影响CPU工作。
第4章 存储器
Chapter 4 Storage
(2)
•主存储器 Main Memory • 相联存储器 Associative Memory A memory unit is a collection of storage cells together with associated circuits needed to transfer information in and out of storage. The memory stores binary information in groups of bits called words.
1
2. 动态存储器 Dynamic RAM Dynamic random access memory (DRAM) is a type of random access memory that stores each bit of data in a separate capacitor within an integrated circuit. Since real capacitors leak charge, the information eventually fades unless the capacitor charge is refreshed periodically. Because of this refresh requirement, it is a dynamic memory as opposed to SRAM and other static memory. The advantage of DRAM is its structural simplicity: only one transistor and a capacitor are required per bit, compared to six transistors in SRAM. This allows DRAM to reach very high density. Dynamic random access memory is produced as integrated circuits (ICs) bonded and mounted into plastic packages with metal pins for connection to control signals and buses.
S
Y3
（3）字位扩展 用L字×K位的存储器芯片构成M×N的存储器，需要 （M/L）*（N/K）个存储器芯片。 片选信号 CS 由高位地址译码产生。 低位地址直接与存储器芯片的地址线连接。 例3：用1K×4位的RAM芯片构成2K×8位的RAM Each word in memory is assigned an identification number, called an address, starting from 0 and continuing with 1,2,3, up to 2k-1 where k is the number of address lines.
§4.2.5 主存储器与CPU的连接 单个存储器芯片的容量往往不能满足需要，用存储器容量的 扩展技术实现所要求容量的存储器。
（1）位扩展
存储器芯片的位数K小于所设计的存储器的位数N。 用L字×K位的存储器芯片构成L×N的存储器， 存储器芯片数 = N/K （2）字扩展 存储器芯片的字数小于所设计的存储器的要求。 用L字×K位的存储器芯片构成M×K的存储器，
A0…A9
R/ W CS A0…A9 R/ W CS A0…A9 R/ W CS
R /W
A0 A9 A10 A B A11 … …
译 码 器
…
Y0 Y1
Y2
2-4
S
Y3
（4）与CPU连接 ① 存储系统一定是既有RAM又有ROM。
② 如果CPU有 MREQ 等控制线，在产生片选信号时必须要用到。
③ 要连接CPU的全部地址线和数据线。
RAS CAS
列地址锁存
3
RAS 的下降沿把行地址送入存储芯片内的行地址锁存器， CAS
的下降沿把列地址送入存储芯片内的列地址锁存器。
RAS
CAS
行地址 列地址
AB DRAM芯片的工作方式有：读工作方式，写工作方式，读-改 写工作方式，页面工作方式，刷新工作方式。 其中，页面工作方式是在行地址锁存后保持 RAS 0 。不断变化列 地址和 CAS，就可以在行地址不变的情况下对某一行的所有单元 连续地进行读/写。页面工作方式使得存储器有批写入和批读出能 力，提高了存储器的速度。
16
MREQ， R / W 等 例：CPU字长16位，有8条数据线，15条地址线， 控制线。存储器按字节编址。 要求用8K×4 bit的RAM芯片和8K×8 bit的ROM芯片组成16KB 的ROM和8KB的RAM。 ROM的起始地址0000H，RAM的起始地址6000H。
① 说明该计算机的地址空间、实存容量、ROM和RAM的地址 范围分别是多少？
微处理机芯片一般都有动态存储器刷新控制功能，产生行地 址和刷新控制信号。
8
Double Data Rate (DDR) SDRAM Double data rate (DDR) SDRAM was a later development of SDRAM, used in PC memory beginning in 2000. SDRAM（ Synchronous Dynamic RAM ）在一个时钟周期内只 传输一次数据，它是在时钟的上升沿进行数据传输；而DDR内存 则是一个时钟周期内传输两次数据，能够在时钟的上升沿和下降 沿各传输一次数据，因此称为双倍速率同步动态随机存储器。 DDR2 SDRAM was originally seen as a minor enhancement (based upon the industry standard single-core CPU) on DDR SDRAM that mainly afforded higher clock speeds and somewhat deeper pipelining. However, with the introduction and rapid acceptance of the multi-core CPU in 2006, it is generally expected in the industry that DDR2 will revolutionize the existing physical DDR-SDRAM standard. Further, with the development and introduction of DDR3 SDRAM in 2007, it is anticipated DDR3 will rapidly replace the more limited DDR and newer DDR2.
存储器芯片数= M/L
10
（3）字位扩展 存储器芯片的字数和位数都小于所设计的存储器的要求。 用L字×K位的存储器芯片构成M×N的存储器， 需要（M/L）×（N/K）个存储器芯片。 （4）与CPU连接 ① 存储系统一定是既有RAM又有ROM。
② 如果CPU有 MREQ 等控制线，在产生片选信号时必须要用到。
14
D7
…
D4 D3
…
D0 I/O0 I/O1 I/O2 I/O3 1024×4 RAM I/O0 I/O1 I/O2 I/O3 I/O0 I/O1 I/O2 I/O3 I/O0 I/O1 I/O2 I/O3 1024×4 RAM 1024×4 RAM 1024×4 RAM
A0…A9
R/ W CS
7
② 分布式刷新（异步刷新） 在2ms时间内分散地将各行刷新一遍，每隔Δt时间刷新一行。
刷新周期 Δt
t
Δt = 刷新周期 / 存储器行数 动态存储器一般分为128行，所以Δt = 2ms / 128=15.625μs