第四章节触发器
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1。 2. 根据不同的输入信号可以置成1或0状态。
触发器的分类： 1. 根据电路结构的不同，可以把触发器分为基本RS触发器、同步RS触发器、主从
触发器、维持阻塞触发器、CMOS边沿触发器等。 2. 根据触发器逻辑功能的不同可分为RS触发器、JK触发器、T触发器、D触发器等
几种类型。 此外，根据存储数据的原理不同，还把触发器分成静态触发器和动态触发器两 大类。静态触发器是靠电路状态的自锁存储数据的；而动态触发器是通过在MOS管 栅极输入电容上存储电荷来存储数据的，例如输入电容上存有电荷 0状态，则没有 存电荷为1状态。本章只介绍静态触发器。
表4.2.3 同步RS触发器的特性表
CP
SR
Qn
Qn+1
0
××
0
0
0
××
1
1
1
00
0
0
1
00
1
1
1
10
0
1
1
10
1
1
1
01
0
0Leabharlann Baidu
1
01
1
0
1
11
0
1*
1
11
1
1*
*CP回到低电平后状态不定。
⑴、当S=0 R=0时，使SD，RD相当1于基本RSFF的两个输入端为无效输入，触发 器保持不变，即Qn+1=Qn。
图4.2.3 例4.2.1的电路和电压波形 （a）电路结构 （b）电压波形图
4、2、2 同步RS触发器的电路结构与动作特点
在数字系统中，为协调各部分的动作，常常要求基本些触发器于同一时刻 动作。为此，必须引入同步倍，使这些触发器只有在同步信号到达时才按输入 信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时 钟，用CP(Clock Pulse)表示。
在使用同步RS触发器的过程中，有时还需要在CP信号到来之前将触发 器预先置成指定的状态，为此在实用的同步RS触发器电路上还设置有专门 的异步置位输入端和异步复位端，如图4.2.5所示。
图4.2.5 带异步置位、复位端的同步RS触发器
（a）电路结构
（b）图形符号
二、动作特点 由于在CP=1的全部时间里S和R信号都能通过门G3和G4加到基本RS
* SD 、 RD的1状态同时消失后状态不定
* S D , R D 的0状态同时消失后状态不定
二、动作特点
由图4.2.1(b)和图4.2.2(a)中可见，在基本RS触发器中，输入信号直接加 在输出门上，所以输入信号在全部作用时间里（即SD或RD为1的全部时间）， 都能直接改变输出端 Q 和 Q 的状态，这就是基本RS触发器的动作特点。
图4.2.2 用与非门组成的基本RS触发器 （a）电路结构 （b）图形符号
将上述逻辑关系列成真值表，就得到表4.2.1，表4.2.2。因为触发器新
的状态Qn+1(也叫做次态)不仅与输入状态有关，而且与触发器原来的状态
Qn(也叫做初态)有关，所以把Qn也作为一个变量列入了真值表，并将Qn称
做状态变量，把这种含有状态变量的真值表叫做触发器的特性表（或功能
4、1 概述
在各种复杂的数字电路中不但需要对二值信号进行算术运算和逻辑运算，还经 常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑
单元。能够存储1位二值信号的基本单元电路称为触发器。
触发器必须具备以下两个基本特点： 1. 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和
一、电路结构与工作原理
实现时钟控制的最简单方式是采用图4.2.4所示的同步RS触发器结构。该电 路由肉部分组成：由与非门G1、G2组成的基本RS触发器和由与非门G3、G4组成 的输入控制电路。
图4.2.4 同步RS 触发器 （a）电路结构（b）图形符号
1、当cp=0时，触发器保持原状态不变。
2、当cp=1时，S、R传送到基本RS触发器的输入端，使输出Q 和的Q 状态随输入 状态的变化而改变。由同步RSFF可以构成主从结构RSFF。
4、2 触发器的电路结构与动作特点
4、2、1 基本RS触发器的电路结构与动作特点 基本RS触发器（又称R—S锁存器(latch)）是各种触发器电路中结构形
式最简单的一种。同时，它又是许多复杂电路结构触发器的一个组成部分。 一、电路结构与工作原理
图4.2.1 用或非门组成的基本RS触发器 （a）、（b）电路结构 （c）图形符号
由于这个缘故，也把SD (S D )叫做直接置位端，把RD (RD )叫做直接复位 端，并且把基本RS触发器叫做直接置位、复位触发器。
见书上188页 [例4.2.1]在图4.2.3(a)的基本RS触发器电路中，已知SD和RD 的电压波形如图 4.2.2(b)所示，试画出Q 和 Q 对应的电压波形。
第四章 触发器
4、1 概述 4、2 触发器的电路结构与动作特点 4、3 触发器的逻辑功能与及其描述方法
内容提要
本章介绍构成数字系统的另一种基本逻辑单元—— 触发器 FF (flip-flop)。
首先介绍触发器各种电路结构以及由于电路结构不 同而带来的不同动作特点，然后再从逻辑功能上对触发 器进行分类，并强调说明了触发器的电路结构和逻辑功 能的区别以及两者的关系。最后扼要地介绍了不同逻辑 功能触发器之间实现逻辑功能转换的简单方法。
触发器上，所以在CP=1的全部时间里S和R的变化都有将引起触发器输 出端状态的变化。这就是同步RS触发器的动作特点。
根据这一动作特点可以想像到，如果CP=1的期间内输入信号多次发 生变化，则触发器的状态也会发生多次翻转，这就降低了电路的抗干扰 能力。
参见书上191页 [例4.2.2]已知同步RS触发器的输入信号波形如图4.2.6所示，试画出Q 和 Q 端
⑵、当S=0 R=1时，使 SD 1,R，D基本0RS触发器置0，即Q=0。
⑶、当S=1 R=0时，使 SD 0,，RD基本1 RS触发器置1，即Q=1。
⑷ 、当S=1 R=1时，使 SD0，,R这D时0基本RSFF的两个输入端均为有效输入，使 输出 ，破Q坏 Q了输1 出端 互为反变Q量和的Q 稳定状态。
表）。
表4.2.1 用或非门组成的基本 RS触发器的特性表
表4.2.2 用与非门组成的基本 RS触发器的特性表
SD
RD
00
00
01
01
10
10
11
11
Qn
Qn+1
0
0
1
1
0
1
1
1
0
0
1
0
0
0*
1
0*
SD RD
11 11 01 01 10 10 00 00
Qn
Qn+1
0
0
1
1
0
1
1
1
0
0
1
0
0
1*
1
1*
触发器的分类： 1. 根据电路结构的不同，可以把触发器分为基本RS触发器、同步RS触发器、主从
触发器、维持阻塞触发器、CMOS边沿触发器等。 2. 根据触发器逻辑功能的不同可分为RS触发器、JK触发器、T触发器、D触发器等
几种类型。 此外，根据存储数据的原理不同，还把触发器分成静态触发器和动态触发器两 大类。静态触发器是靠电路状态的自锁存储数据的；而动态触发器是通过在MOS管 栅极输入电容上存储电荷来存储数据的，例如输入电容上存有电荷 0状态，则没有 存电荷为1状态。本章只介绍静态触发器。
表4.2.3 同步RS触发器的特性表
CP
SR
Qn
Qn+1
0
××
0
0
0
××
1
1
1
00
0
0
1
00
1
1
1
10
0
1
1
10
1
1
1
01
0
0Leabharlann Baidu
1
01
1
0
1
11
0
1*
1
11
1
1*
*CP回到低电平后状态不定。
⑴、当S=0 R=0时，使SD，RD相当1于基本RSFF的两个输入端为无效输入，触发 器保持不变，即Qn+1=Qn。
图4.2.3 例4.2.1的电路和电压波形 （a）电路结构 （b）电压波形图
4、2、2 同步RS触发器的电路结构与动作特点
在数字系统中，为协调各部分的动作，常常要求基本些触发器于同一时刻 动作。为此，必须引入同步倍，使这些触发器只有在同步信号到达时才按输入 信号改变状态。通常把这个同步信号叫做时钟脉冲，或称为时钟信号，简称时 钟，用CP(Clock Pulse)表示。
在使用同步RS触发器的过程中，有时还需要在CP信号到来之前将触发 器预先置成指定的状态，为此在实用的同步RS触发器电路上还设置有专门 的异步置位输入端和异步复位端，如图4.2.5所示。
图4.2.5 带异步置位、复位端的同步RS触发器
（a）电路结构
（b）图形符号
二、动作特点 由于在CP=1的全部时间里S和R信号都能通过门G3和G4加到基本RS
* SD 、 RD的1状态同时消失后状态不定
* S D , R D 的0状态同时消失后状态不定
二、动作特点
由图4.2.1(b)和图4.2.2(a)中可见，在基本RS触发器中，输入信号直接加 在输出门上，所以输入信号在全部作用时间里（即SD或RD为1的全部时间）， 都能直接改变输出端 Q 和 Q 的状态，这就是基本RS触发器的动作特点。
图4.2.2 用与非门组成的基本RS触发器 （a）电路结构 （b）图形符号
将上述逻辑关系列成真值表，就得到表4.2.1，表4.2.2。因为触发器新
的状态Qn+1(也叫做次态)不仅与输入状态有关，而且与触发器原来的状态
Qn(也叫做初态)有关，所以把Qn也作为一个变量列入了真值表，并将Qn称
做状态变量，把这种含有状态变量的真值表叫做触发器的特性表（或功能
4、1 概述
在各种复杂的数字电路中不但需要对二值信号进行算术运算和逻辑运算，还经 常需要将这些信号和运算结果保存起来。为此，需要使用具有记忆功能的基本逻辑
单元。能够存储1位二值信号的基本单元电路称为触发器。
触发器必须具备以下两个基本特点： 1. 具有两个能自行保持的稳定状态，用来表示逻辑状态的0和1，或二进制数的0和
一、电路结构与工作原理
实现时钟控制的最简单方式是采用图4.2.4所示的同步RS触发器结构。该电 路由肉部分组成：由与非门G1、G2组成的基本RS触发器和由与非门G3、G4组成 的输入控制电路。
图4.2.4 同步RS 触发器 （a）电路结构（b）图形符号
1、当cp=0时，触发器保持原状态不变。
2、当cp=1时，S、R传送到基本RS触发器的输入端，使输出Q 和的Q 状态随输入 状态的变化而改变。由同步RSFF可以构成主从结构RSFF。
4、2 触发器的电路结构与动作特点
4、2、1 基本RS触发器的电路结构与动作特点 基本RS触发器（又称R—S锁存器(latch)）是各种触发器电路中结构形
式最简单的一种。同时，它又是许多复杂电路结构触发器的一个组成部分。 一、电路结构与工作原理
图4.2.1 用或非门组成的基本RS触发器 （a）、（b）电路结构 （c）图形符号
由于这个缘故，也把SD (S D )叫做直接置位端，把RD (RD )叫做直接复位 端，并且把基本RS触发器叫做直接置位、复位触发器。
见书上188页 [例4.2.1]在图4.2.3(a)的基本RS触发器电路中，已知SD和RD 的电压波形如图 4.2.2(b)所示，试画出Q 和 Q 对应的电压波形。
第四章 触发器
4、1 概述 4、2 触发器的电路结构与动作特点 4、3 触发器的逻辑功能与及其描述方法
内容提要
本章介绍构成数字系统的另一种基本逻辑单元—— 触发器 FF (flip-flop)。
首先介绍触发器各种电路结构以及由于电路结构不 同而带来的不同动作特点，然后再从逻辑功能上对触发 器进行分类，并强调说明了触发器的电路结构和逻辑功 能的区别以及两者的关系。最后扼要地介绍了不同逻辑 功能触发器之间实现逻辑功能转换的简单方法。
触发器上，所以在CP=1的全部时间里S和R的变化都有将引起触发器输 出端状态的变化。这就是同步RS触发器的动作特点。
根据这一动作特点可以想像到，如果CP=1的期间内输入信号多次发 生变化，则触发器的状态也会发生多次翻转，这就降低了电路的抗干扰 能力。
参见书上191页 [例4.2.2]已知同步RS触发器的输入信号波形如图4.2.6所示，试画出Q 和 Q 端
⑵、当S=0 R=1时，使 SD 1,R，D基本0RS触发器置0，即Q=0。
⑶、当S=1 R=0时，使 SD 0,，RD基本1 RS触发器置1，即Q=1。
⑷ 、当S=1 R=1时，使 SD0，,R这D时0基本RSFF的两个输入端均为有效输入，使 输出 ，破Q坏 Q了输1 出端 互为反变Q量和的Q 稳定状态。
表）。
表4.2.1 用或非门组成的基本 RS触发器的特性表
表4.2.2 用与非门组成的基本 RS触发器的特性表
SD
RD
00
00
01
01
10
10
11
11
Qn
Qn+1
0
0
1
1
0
1
1
1
0
0
1
0
0
0*
1
0*
SD RD
11 11 01 01 10 10 00 00
Qn
Qn+1
0
0
1
1
0
1
1
1
0
0
1
0
0
1*
1
1*