硬连线控制器设计(内容清晰)

模型机硬连线控制器设计

一、实验目的

（1）融会贯通计算机组成原理与体系结构课程各章教学内容，通过知识的综合运用，加深对CPU个模块工作原理及相互联系的认识；

（2）掌握硬连线控制器的设计方法；

（3）培养科学研究能力，取得设计和调试的实践经验。

二、实验设备

（1）TEC-8实验系统1台

（2）Pentium 3 以上的PC 1台

（3）双踪示波器1台

（4）直流万用表1块

（5）逻辑测试笔（在TEC-8实验台上）1支

三、设计与调试任务

（1）设计一个硬连线控制器，和TEC-8模型计算机的数据通路结合在一起，构成一个完整的CPU，对该CPU要求：

●能顾完成控制台操作，包括启动程序运行、读存储器、写存储器、读寄存

器、写寄存器。

●能够执行表3.1中的指令，完成规定的指令功能。

表3.1中，XX代表任意值，Rs代表源寄存器号，Rs代表目的寄存器号。

在条件转移指令中，@代表当前PC的值，offset是一个四位的有符号数，第三位是符号位，0代表正数，1代表负数。注意：@不是当前指令的PC 值，而是当前指令的PC值加1。

表错误!文档中没有指定样式的文字。.1新设计CPU的指令系统

名称助记符功能

指令格式

IR7 IR6 IR5 IR4 IR3 IR2 IR1 IR0

加法ADD Rd, Rs Rd ← Rd + Rs0001 Rd Rs 减法SUB Rd, Rs Rd ← Rd - Rs 0010 Rd Rs

逻辑与AND Rd, Rs Rd ← Rd and Rs 0011 Rd Rs 加1 INC Rd Rd ← Rd + 10100 Rd XX 取数LD Rd, [Rs] Rd ← [Rs]0101 Rd Rs 存数ST Rs, [Rd] Rs → [Rd]0110 Rd Rs

C条件转移J C offset 若C=1，则PC ← @ +

offset

0111 offset

Z条件转移 JZ offset 若Z=1，则PC ← @ +

offset

1000 offset

无条件转

移

JMP Rd PC ← Rd1001 Rd XX

输出OUT Rs DBUS ← Rs1010 XX Rs

停机STP 暂停运行1110 XX XX

●在Quartus||下对硬连线控制器进行编程的编译。

●将编译后的硬连线控制器下载到TEC-8实验台的可编程器件EPM7128S中

去，使得EPM7128S成为一个硬连线控制器。

●根据指令系统，编写检测硬连线控制器正确性的测试程序，并用测试程序

对硬连线控制器在单微指令方式下进行调试，直到成功。

（2）在调试成功的基础上，整理出设计文件。

1.硬连线控制器逻辑模块图；

2.硬连线控制器指令周期流程图；

3.硬连线控制器的硬件描述语言源程序；

4.测试程序；

5.设计说明书；

6.调试总结。

四、硬连线控制器逻辑模块图

本实验要求设计硬连线控制器，而仍然利用实验台的数据通路和其他模块。因此我们只需对硬连线控制器部分进行编程就行了。TEC-8模型计算机电路框图如下图1。

硬连线控制器

控制信号切换电路

ALU

A 端口

B 端口

C

Z

R0

R1R2

R3

IR

PC

AR

双端口RAM

DBUS

S0S1S2S3M LDC LDZ 控制信号

MEMW MBUS A7L —A0L

D7L —D0L ABUS

LPC PCINC CLR#CLR#LIR A 组控制信号B 组控制信号

C Z C L R #。。

。

+5V

SBUS

转换开关2选1选择器IR3—IR0

C L R #Q

D M F D P PC7—PC0

AR7—AR0A7—A0

B7—B0T3

T3

T3T3T2

T3

SWD

RD1RD0RS1RS0LDR0T3

T3

T3

LDR1LDR2LDR3CIN

A7R —A0R

D7R —D0R

PCADD LAR ARINC IAR

LIAR IABUS T3

SELCTL

T 3

SWC —SWA

微程序控制器C Z C L R #T 3

SEL3—SEL0IR3—IR0

IR7—IR4

W3—W1S T O P I N T E N I N T D I I N T P S H O R T L O N G

时序发生器

T 1

T 2T 3

W 1W 2W 3I N T Q

DBUS

DBUS

数据开关SD7—SD0

PC7—PC0

IR7—IR4

DRW DRW DRW DRW 4选1

选择器A

4选1

选择器B

2—4译码器

RD1RD0

LDR0LDR1LDR2LDR3

IRBUS

IRBUS

R D 0R D 1R S 1

R S 0INS7—INS0

数据总线(SEL3)(SEL2)(SEL1)(SEL0)

图1 TEC-8模型计算机电路框图

从电路框图中可知，硬连线控制器与微程序控制器不同，其产生的控制信号除了受译码器输出信号SWC~SWA 、IR7~IR4，节拍电位信号T1~T3，状态条件信号Z 、C ，以及CLR#的控制外，还受时序发生器产生的节拍脉冲信号W3~W1的控制。 硬连线控制器的逻辑模块图为：