第三章 组合逻辑电路

7
(3).分析逻辑功能 该组合电路是一个三输入偶校验电路。
3.3.1 编码器
对所处理的信息或数据赋以二进制代码，称为编码。用来完成编码工作的数字电路就 称为编码器。
1.二-十进制编码器
a.逻辑功能： 将十进制的十个数字（0～9）分别编成四位 BCD 码。
b.功能表 表 3-3
8
S 为控制使用标志，S=0 时，表示无编码输出，S=1 时表示编码器输出有效。 C.逻辑化简
c.逻辑功能分析 通过功能表（表 3-5）来分析。
选通控制端 E1、E2、E3 E1、E2 为低电平有效，E3 为高电平有效。当且仅当 E1=E2=0, E3=1 时译码器工作， 否则输出将被全部强制为 1。
Байду номын сангаас12
输出为低电平有效 d.逻辑表达式 由表 3-3 可推出各输出的逻辑表达式:
(3)应用举例 a.地址译码 例 3－8 译码器实现地址译码。
由功能表(表 3-3)，并考虑无关项，化简可得：
2. 优先编码器
上述编码器对输入线是有限制，即在任意一时刻，只允许有一个输入线有信号，否则 编码器输出发生混乱。为解决这一个问题，编码器可设计成优先编码器。允许多个输入信号 同时有效，只对其中优先级别最高的输入信号编码，对其它输入信号不予理睬。
芯片介绍: 74LS148 (八线至三线优先编码器),同 T341。 a.芯片管脚
解: 如图 3-9 所示。假设 A15～A11 是计算机的地址信号线，
是计算机的控制
信号线。当
为低电平 0 信号且 A15A14A13A12A11=10011 时，产生一个低电平有效的输
出信号
，当
为低电平且 A15A14A13A12A11=10101 时，产生一个低电平有效的输
出信号
。
13
b.数据分配器 例 见图 3-10。
3.组合逻辑电路的数学描述
见图 3-1
图 3-1 组合逻辑电路
3.1.2 正负逻辑的概念 1.正负逻辑的规定
a.正逻辑 以高电平表示“1”，低电平表示"0"。
b.负逻辑 用高电平表示“0”，低电平表示“l”。 例 分别用正逻辑和负逻辑来描述图 3-2 所示电路。
表 3-1(a):电平表示
3
表 3-2(b):正逻辑表示 表 3-3(c):负逻辑表示
2.负逻辑的符号表示法
负逻辑所对应的逻辑门符号如图 3-3 所示，可以看出在门的输入端都有一个小圈。
负非门： 负与门： 负或门： 负与非门： 负或非门：
3.混合逻辑电路分析
对于混合逻辑分析时可以通过下列变换，然后写出表达式。 a.任何输入或输出的小圈去掉(或加上)，相应变量或函数取非。 b.在一个门的输入、输出端同时加上或消去小圈，门的主体逻辑符号改变：与变
15
(1)显示器件 a.发光二极管(LED) b.荧光数码管 见图 3-13。
(2)显示译码/驱动器 T1047(74LS47) 集电极开路，驱动共阳极数码管。 T1048(74LS48) 可直接驱动共阴极数码管。 芯片介绍: 74LS48 (T1048) a.芯片管脚 见图 3－14。
16
D～A 是输入信号，对应四位二进制码；a～g 是七个基本输出端，对应七段字形；输入 信号 BI 为熄灭信号；输入信号 LT 为试灯信号；输入信号 RBI 为灭“0”信号, 用来熄灭器 件显示的 0； RBO 为灭 0 输出信号；BI 和 RBO 共用一条引出线。
1. 二进制译码器
(1)二进制译码器的框图（见图 3-7）
(2) 芯片介绍
11
74LS138 (同 T1138)。 a.芯片管脚（见图 3-8）
A、B、C 三个二进制码输入端；E1、E2、E3 为选通控制端，用于控制电路的输出；Y0～ Y7 是输出端。图中小圈表示低电平有效。
b.功能表(表 3-5)
1.奇偶校验原理
29
奇偶校验的方法是：在发送数据端增加一位奇(或偶)校验位，使发送的数据连同校验 位包含奇数个 1(或偶数个 1)；在接收端，对接收的数据和校验位进行检验，检查其奇偶性 是否发生了变化。若发送数据和校验位共包含奇数个 1，接收的数据和校验位中也包含奇数 个 1, 则认为数据传送没有发生错误，否则便是发生了错误。这种校验称为"奇校验"。当然 也可以进行"偶校验"。数据发送端产生奇(或偶)校验位的电路称奇(或偶)发生器。在接收端， 对接收数据及校验位进行检验的电路称奇(或偶)检验器。发生器和检验器并无区别，它们都 是根据输入信息中含奇数个 1 或偶数个 1 来决定其输出值的。
28
a.芯片管脚 见图 3-26
A4A3A2A1，B4B3B2B1 分别为两个相加的 4 位二进制数，S4S3S2S1 为和数，C0 为低位进位 输入，C4 为进位输出。 b.应用举例
例 使用 74LS283 实现 8 位二进制加法运算。
3.3.6 奇偶校验器/发生器
信息传送时，由于外界的干扰，传送至接收端的信息有时会发生错误。简单的检错方 法就是使用奇偶校验法。
b.功能表 表 3-7
c.逻辑功能 通过表 3-7 来分析：
当 =0 时，不论 , 处于熄灭状态。
及 D～A 状态如何，输出 a～g 均为 0，显示器件
17
当 =1、 =0 时，不论数码输入 D～A 状态如何，输出 a～g 均为 1，显示器 件七段都亮。用来检查七段显示器件是否能正常显示。
当 =1、
在控制变量的控制下，既能作加法运算又能做减法运算的逻辑电路，称为加减器。 (1)一位全减器
a.真值表
26
表 3-15
b.逻辑表达式
(2) 一位加减器
a.全加器和全减器表达式的比较
全加器：
全减器：
b. 加减器的实现
逻辑图： 见图 3-24。
表达式：
27
3.多位加法器
按连接方式不同，可分为串行进位加法器和超前进位加法器。 (1)串行进位加法器
或，或变与。 例 分析图 3-4 所示的混合逻辑电路，写出表达式。
4
解：根据上述变换规律，可写出图 3-4 所示电路的表达式如下：
3.1.3 逻辑电路完备集 1.完备集定义
在逻辑运算中，如果用所定义的一组运算符号就能解决所有的逻辑运算问题，则称这 样的一组运算符号是一组完备的集合，简称完备集。
2.常用的一些完备集
1.四选一数据选择器
芯片介绍: 74LS153 a.芯片管脚图(图 3-15)
18
b.芯片功能表 表 3-8
c.输出函数表达式
2.八选一数据选择器
芯片介绍: 74LS151 a.芯片管脚图
19
b.芯片功能表（表 3-9 ）
c.输出函数表达式
3.数据选择器应用
数据选择器是一种通用性较强的组件，它除了能从多路数据中选择输出信号外，还可 以实现函数发生器，分时多路传送，序列信号发生器等。
a.功能
Ai>Bi,Yi(A>B)=1； Ai<Bi,Yi(A<B)=1； Ai=Bi,Yi(A=B)=1。
b.真值表
表 3-11
c.输出表达式 d.逻辑图(见图 3-20)
(2) 多位数值比较器 以四位中规模集成数值比较器 74LS85 为 TTL。 a.芯片管脚 见图 3-21
23
输入 A3～A0 和 B3～B0 是要比较的两个四位二进制数。输入 A>B(4pin)，A=B(3pin)， A<B(2pin)被认为是低位比较的结果，也叫作“级联输入”。三个输出端为 A<B(7pin)、 A=B(6pin)、A>B(5pin)。
a.逻辑图 见图 3-25
b.特点 运算速度较低。位数越多，运算速度就越低。 (2)超前进位加法器 串行加法器中，影响速度的主要原因是高位的加法运算必须等待进位信号从低位逐级 传输到高位。超前进位加法器是进位信号同时送到各位加法器的输入端，使高位和低位加法 器同时进行工作，从而大大提高运算速度。 芯片介绍 常用芯片是 74LS283(书中的 T1283)，它是四位二进制超前进位加法器。
3.3.5 算术运算电路
1.一位加法器
24
没有进位的加法运算称为半加，包括进位在内的加法称为全加。 (1)半加器
a.真值表 表 3-13
b.逻辑表达式
c.逻辑图和逻辑符号 见图 3-22 的(a)和(c)。
(2)全加器 a.真值表
25
表 3-14
b.逻辑表达式 c.逻辑图(图 3-23)
2.加减器
3.3.4 比较器
功能：完成两个数的比较。
21
分类：等值比较器和数值比较器。
1. 等值比较器
(1) 一位等值比较器 a.真值表(表 3-10)
b.逻辑表达式 (2) 多位等值比较器
以四位等值比较器为例。在一位等值比较器的基础上, 有： a.逻辑表达式
b.逻辑图(图 3-19)
2.数值比较器
22
(1) 一位数值比较器
20
应用举例 a.函数发生器 例 试用八选一数据选择器实现逻辑函数：
解: 输入变量只有三个：A、B、C，而八选一数据选择器有三个地址变量 C、B、 A，通过对照可得到：D0=D1=D3=D5=D6=D7=1,D2＝D4=0,如下图所示。
b.分时多路传送 用一条传输线传送多路信息。 可以采用分时传送的办法。 如，传送 4 路信息 A，B，C，D，可以用四选一数据选择器，把 4 路信息 A，B，C，D 分别加到数据选择器输入端 D0～D3；地址输入 A0 加时钟信号 C0，A1 加 2 分频时钟信号 C1。 这样在输出端 F 将分时得到信息 A，B，C，D…，如下图所示。
10
使能输出 EO＝0 时，表示无编码信号输入； 电路中输入和输出均为低电平有效。 d.逻辑表达式 由表 3-4 可很容易地推出各输出的逻辑表达式:
3.3.2 译码器
译码是编码的逆操作，是将每个代码所代表的信息翻译过来，还原成相应的输出信息。 译码器按它的功能大致可分为二进制译码器、二-十进制译码器和数字显示译码器。
a.{与，或，非} b.{与非} c.{或非} d.{与或非}
5
3.2.1 组合逻辑电路的分析步骤 1.由逻辑图写出输出端的表达式； 2.根据输出端的表达式，列出真值表； 3.由真值表分析电路的逻辑功能。
例 组合逻辑电路如图 3-5,试分析该逻辑电路的逻辑功能。
6
解：(1).列表达式
(2).写真值表 表 3-2
b.芯片功能
表 3-12
由功能表可以看出，当 A3=1,B3=0 时，不管其余输入数码为何值，必然 A>B,所以 PA>B=1； 当 A3=0、B3=1，不管其它输入数码为何值，必然 A<B，PA<B=1；当 A3=B3 时，则要看 A2,B2 的 值,依此类推。而当 A3～A0 与此 B3～B0 四位数码均相等时，要看级联输入(低位芯片比较的 结果）。
端，可以使这两片的 0 都熄灭。由于
和
是电路的同一点，共用一条引出线，故标示 /
。
例：分析下面电路,显示（1）001，（2）101。
3.3.3 数据选择器
数据选择器又称多路选择器或多路开关。它可以从多个输入中选择其中的一个送至输 出。
常见的数据选择器有四选一、八选一和十六选一等，相应的芯片有 74LS153、74LS151 和 74LS150。
=0 时， 只有当数码输入 DCBA=0000 时，输出 a～g 均为 0，显
示器件七段都熄灭，不显示数字 0。而数码输入 D～A 为其它组合时能正常显示。
=0
只能熄灭 0 字。
当 =1，
=0，而且 DCBA 为 0000 时，本片灭 0，输出
=0.在多片译
码显示系统中，这个 0 送到另一片七段译码器的
见图 3-6:
9
其中，0～7 是输入线，A0～A2 是输出线，它们都是低电平有效，常用小圈表示。EI 是 使能输入，EO 为使能输出，GS 是输出有效标志。 b.功能表
表 3-4
c.逻辑功能分析 通过功能表（表 3-4）来分析。 使能输入 EI=0 时, 编码器工作, EI=1 时, 输出端将被锁定为高电平,此时 GS＝ EO＝1； GS 是输出有效标志, GS=0 时，表示有编码信号输入；
2.二-十进制译码器
芯片介绍 4028(C301)是 CMOS 型 BCD 十进制译码器。 a.芯片管脚 见图 3－11。
14
它只有四位 BCD 码输入端 D、C、B、A，无选通端，输出端 Q0～Q9 为高电平有效。 b.功能表 表 3-6
c.逻辑功能 译码输出为高电平有效。
3.显示译码器
数字显示电路是数字系统的一个重要组成部分。它通常是由译码器、驱动器和显示器 三部分组成。见图 3-12：
1
3.1.1 组合逻辑电路的基本概念
1.数字电路分类
按结构和逻辑功能可将数字电路分为组合逻辑电路和时序逻辑电路两大类。
2.组合逻辑电路的特点
(1)电路结构上 a.由逻辑门组成； b.电路输出和输入间无反馈； c.没有存储元件。
(2)逻辑功能上
2
在任何时刻，电路的输出状态仅仅取决于该时刻的输入状态，而与电路的前一时刻的 状态无关。