【精选】异步时序逻辑电路分析

0
0
0
1
表中的第一行取值，在现态
＝ 000 时，先计算次态为
＝
01，由于 CP１＝ Q０ ，其由 0 跃到 1 为正跃变，故 FF１保持 0 态不变，这时
＝ 001。表中的第二行取值，在现态为
＝ 001 时，得
＝ 00，这时 CP１＝Ｑ０ 由 1 跃到 0 为负跃变， FF１ 由 0 态翻到 1 态，这时
7． 2． 2 异步时序逻辑电路的分析方法 异步时序逻辑电路的分析方法和同步时序逻辑电路的基本相同，但在异步时序逻辑电 路中，只有部分触发器由计数脉冲信号源 CP触发，而其它触发器则由电路内部信号触发。 在分析异步时序逻辑电路时，应考虑各个触发器的时钟条件，即应写出时钟方程。这 样，各个触发器只有在满足时钟条件后，其状态方程才能使用。这也是异步时序逻辑电路 在分析方法上与同步时序逻辑电路的根本不同点，应引起足够的重视。 分析举例 例、 试分析下图所示电路的逻辑功能，并画出状态转换图和时序图。
状态方程： ② 列状态转换真值表：
状态方程只有在满足时钟条件后，将现态的各种取值代入计算才是有效的。
设现态为 得出该逻辑电路的状态转换真值表：
＝000，代入输出方程和状态方程中进行计算，可以
现态
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
次态
输 时钟脉冲
出
Y CP2 CP1 CP0
0
0
1
0
1
1
0
1
0
0
0
解： 由上图可看出， FF1 的时钟信号输入端未和输入时钟信号源 CP相连，它是由 FF0 的 Q0端输出的负跃变信号来触发的，所以是异步时序逻辑电路。
① 写方程式：
发。
时钟方程： ＣＰ０＝ＣＰ２＝ＣＰ
FF ０和 FF２由 CP的下降沿触
ＣＰ１＝Ｑ０ 输出方程：
驱动方程：
FF １由 Q０输出的下降沿触发。
＝ 010。其余依此类推。
③ 逻辑功能说明：
由上表可看出，该电路在输入第 5 个计数脉冲时，返回初始的 000 状态，同时输出 端 Y 输出一个负跃变的进位信号，因此，该电路为异步五进制计数器。
④ 状态转换图和时序图。
根据状态转换真值表可画出该电路的状态转换图和时序图，如下图所示。