数字逻辑电路课件6_2

例6.3.6 利用置数法，以74LS160构成6进制加法计数器。 解： 置数法 (a)置入0000 (b)置入1001
（a）置入0000
（b）置入1001
6.3.2 计数器 置数法实现任意进制数。
例 试采用74161构成12进制加法计数器。 解：74161的计数长度为十六，十二进制计数器的计数 长度等于十二。 置最小数应是： (16-12)=4，即D3 D2 D1 D0 =0100。 即计数器计到最大数1111之后，应使计数器处于预置 数工作状态，即回到0100状态。
1
故由状态表可知为5进制计数器。
6.3.2 计数器
状态转换图
0000 0001 0010 0011
时序图为
CL K
0
0100 Q3 Q2 Q1Q 0
t t t t
Q0
0
Q1
暂 态
0101
0
Q2
0
6.3.2 计数器
课堂练习 例6.3.4 试用异步置零法由16进制计数器74161构成12进 制计数器，画出电路连接和时序图。 解：其状态转换图如图6.3.25所示，则产生清零信号为： Q3 Q2 Q1 Q0 ＝1100。
6.3.2 计数器
整体置零方式和整体置数方式 首先将两片N进制计数器按串行进位方式或并行进位方 式联成N×N =N2 > M 进制计数器。 再按照前述单片置零法和置数法构成M进制计数器。 比如，19进制计数器可采用两片10进制构成100进制， 再采用整体置零或者整体置数方法。 此方法适合任何M进制（可分解和不可分解）计数器 的构成。
对应A＝0和A＝1的状 态转换表，如右。 由状态表可知：
A＝0，为10进制计数 器； A＝1，为12进制计数 器。
6.3.2 计数器
时序图
CLK
0 Q0 0 Q1 0 Q2 0 Q3 0
CLK
t t t t t 0 Q0 0 Q1 0 Q2 0 Q3 0 t t t t t
A＝0
A ＝1
6.3.2 计数器
0000 0001 0010 0011 0100 0101 0110
11 1 1
0111
11 1 0
1 101
1 10 0
10 11
1 0 10
100 1
1000
图6.3.25
Q3 Q2 Q 1 Q0
6.3.2 计数器
CLK
1 2 3 4 5 6 7 8 9
10 11 12
0 Q0 0 Q1 0 Q2 0 Q3 0
进位输出
0
6.3.2 计数器
改善电路的性能
0 1 1 0 0 0 0 0
0 1 1 11 10
1 1 0 0 1
图6.3.27
6.3.2 计数器
例6.3.3 如图6.3.24所示逻辑电路是由十六进制计数器 74161构成，试分析为几进制计数器？画出状态表、状态 转换图和时序图。
′ 解： R′ D = (Q2 Q0 )
6.3.2 计数器
课堂练习
例6.3.7 试利用并行进位方式由74LS161构成32进制加 法计数器。 解：可将32分成16×2(或8×4)，则电路如图6.3.32所示。
1 EP 1 D0 D1 D2 D3 C 7 4 L S 161 1 EP D0 D1 D2 D3 C 7 4 L S 161 1 1 进 位 输 出
6.3.2 计数器
则可画出它的状态转换图为
1111 0000
1110
0111 0011 0001
1000
0100
1001
1101
0110
0010
有效 循环
1011
1100
1010
0101
Q0Q1Q2Q3
6.3.2 计数器
2. 扭环形计数器 移位寄存器型计数器的结构可表示为图6.3.40所示 的框图形式。
ET LD CL K RD Q0 Q 1 Q2 Q3
ET LD CL K RD Q0 Q 1 Q2 Q3
CL K 计数脉冲
图6.3.32 并 行 进 位 方 式 实 现3 2 进 制 加 法 计 数 器
6.3.2 计数器
②若M为大于N的素数 如19、23、29、31进制等，不可分解成两个小于N的因 数相乘。 则，采用整体置零法或整体置数法构成。
Q3 Q2 Q1 Q0
0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 1 1 0 0 1 1 0 0 0 0 1 0 1 0 1 0 1 0 1 0
R0 1 R0 2
CL K 0
CL K 1
S9 1
7 4 L S 290
Q0 Q1 Q2 Q3
S9 2
图6 .3 .35 8421 码 异 步 十 进 制 计 数 器
(b)同步整体置数
图6.3.33
6.3.2 计数器
例6.3.9 试用一片74LS290分别接成8421异步十进制计数 器、5421异步十进制计数器和异步六进制计数器。
图6.3.34
6.3.2 计数器
解： (1)8421异步十进制计数器
CL K 计数脉冲 CL K 0 1 2 3 4 5 6 7 8 9 10
74160功能表
CLK × ↑ × × ↑ R'D 0 1 1 1 1 LD' × 0 1 1 1 EP × × 0 X 1 ET × × 1 0 1 工作状态 置 0（异步） 预置数（同步） 保持（包括C） 保持（C=0） 计数
CL K
图6.3.23
0 t t t t
1
Q0 0 Q1 0 Q2
图6.3.22
6.3.2 计数器
例6.3.2 利用（异步）置零法将同步十进制计数器74160 接成六进制计数器。 解：74160的状态转换图，如下图。 74160十进制有效循环为： 0000～1001。 六进制时，初态为0000， 则六个状态循环为： 0000～0101。 回零信号取自0110。 异步置零法
6.3.2 计数器
EP D0 D1 D2 D3 C 1 1 进位输出 7 4 L S 160 ET LD CL K RD Q 0 Q1 Q 2 Q 3
CLK 计数脉冲
7 4 L S 160 ET LD CL K RD Q 0 Q1 Q 2 Q 3
图6.3.31 串 行 进 位 方 式 实 现2 4 进 制 加 法 计 数 器 4进制计数器 6进制计数器
6.3.2 计数器
例6.3.6 试利用串行进位方式由74LS160构成24进制加法 计数器。 解：24可分解成4×6（或者3×8)，则先将两片74LS160 构成4进制和6进制计数器，再连接，其实现电路如图 6.3.31所示。 置入0 1 1 0
EP 1 D0 D1 D2 D3 C 1 1 1
置入0 1 0 01
6.3.2 计数器
四 、移位寄存器型计数器 1.环形计数器 电路如图6.3.38所示，将移位寄存器首尾相接，则 在时钟脉冲信号作用下，数据将循环右移。
图6.3.38
6.3.2 计数器
设初态为1000，则其状态转换图为左图
6.3.2 计数器
图6.3.39为能自启动的环形计数器的电路，与图6.3.38所 示电路相比，加了一个反馈逻辑电路。
状态转换表为
CL K Q3 Q2 Q1 Q0
1
CL K
0 1 2 3 4 5
0 0 0 0 0 0
0 0 0 0 1 1
0 0 1 1 0 0
0 1 0 1 0 1
Q0 Q1 Q2 Q3 EP C 74161 L D ET RD CL K D0 D1 D2 D3 图 6. 3. 2 4 例 6. 3. 2的 电 路
6.3.2 计数器
(2) 5421码异步十进制计数器
6.3.2 计数器
其实现电路与状态表如图所示。
6.3.2 计数器
(3) 异步6进制计数器 ①将74LS290构成8421BCD异步十进制计数器; ②异步置零端或异步置九端构成异步六进制计数器。
ຫໍສະໝຸດ Baidu
6.3.2 计数器 思考题
1.采用74161如何构成29进制计数器？ 290实现3、4、9进制计数，分别采用置零或 2.利用74 74290 置九法，如何连接？ 3.如果将74290接成5421BCD方式，再实现3、4、9进 制计数，分别采用置零或置九法，应如何连接？ 4.74290接成17进制计数器的方法。
D3D2D1D0＝0000
6.3.2 计数器
LD′ = Y = ( A′ Q3Q0 + AQ3Q1Q0 )′
计 数 脉冲顺序 0 1 2 3 4 5 6 7 8 9 10 11
A＝0
A＝1
Q3 Q2 Q1 Q0 Q3 Q2 Q1 Q0
0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 0 1 0 1 0 1 0 1
图6.3.29
6.3.2 计数器
b. 并行进位方式 以低位片的进位输出信号作为高位片的工作状态控制 信号，两片的计数脉冲接在同一计数输入脉冲信号上。 例如，采用并行进位方式，利用74LS160实现100进制 计数器，其电路如图6.3.30所示。
图6.3.30
6.3.2 计数器
根据计数值M的特点，区分两种情形： ①若M＝N1×N2 则 接成N1进制计数器和N2进制计数器，即使得N1、N2均 小于N进制计数器； 再采用串行进位或并行进位方式将两个计数器连接， 构成M进制计数器。
t
t
t
t
t
6.3.2 计数器
2）置数法 有预置数功能的计数器可用置数法构成M进制计数 器。
6.3.2 计数器
同步置数，产生预置信号的状态
置数值 注：置零法的初态一定是S0，而置数法的初态Sj可以是 任何一个状态，只要跳过N－M个状态即可。
6.3.2 计数器
例6.3.5 图6.3.28所示电路是可变计数器。试分析当控制 变量A为0和1时，电路分别为几进制计数器。画出各自 的时序波形。 解：电路连接特点 由图，置位信号为： LD′ = Y = ( A′ Q3Q0 + AQ3Q1Q0 )′ 而预置数为:
6.3.2 计数器
置最小数0100
LD' = C '
6.3.2 计数器
置最大数1111
′ Q1Q0 ′ )' LD' = (Q3Q2
6.3.2 计数器
预置任意数，比如1010
′ Q2Q1 ′Q0 )' LD' = (Q3
6.3.2 计数器 课堂作业
1.试分析下图所示，74161构成几进制加法计数器。 2.用74161构成12进制计数器，假定D端置数为0010，请 问Q端状态是多少时产生L＇D置位信号。
同步 异步
置零法
置数法
6.3.2 计数器
1） 置零法 置零法适用于带（异步、 同步）置零输入端的计数 器。 异步置零：74LS160、161、 191、190、290； 同步置零：74LS163、162。
异步清零 同步清零
异步清（置）零，提供清零信号的状态为SM。 同步清（置）零，提供清零信号的状态为SM-1。
6.3.2 计数器
2. N<M的情况 多片N进制计数器组合构成M进制计数器。 连接方式：串行进位方式、并行进位方式、整体置零 方式和整体置数方式。 (1) 串行进位方式和并行进位方式
6.3.2 计数器
a. 串行进位方式 在串行进位方式中，以低位片的进位信号作为高位 片的时钟输入信号。 两片始终同时处于计数状态。 例如，采用串行进位方式，利用74LS160实现100进 制计数器。其电路如图6.3.29所示。
反馈逻辑电路
其状态方程为：
* ⎧Q0 ⎪ * ⎪Q1 ⎨ * ⎪ Q2 ⎪Q * ⎩ 3
= D0 = (Q0 + Q1 + Q2 ) ' = D1 = Q0 = D2 = Q1 = D3 = Q2
CL K
D C1
Q Q′
Q0
D C1
Q Q′
Q1
D C1
Q Q′
Q2
D C1
Q Q′
Q3
图6.3.39 能自启动的环形计数器电路
6.3.2 计数器
例6.3.8 利用74LS160接成29进制计数器。 解：采用整体置零法。 1）先扩展构成10×10=100进制并行进位计数器； 2）在计数到29（0010 1001B）（暂态）的时候产生低 电平信号作为异步置零信号R'D。
(a)异步整体置零
6.3.2 计数器
采用整体（同步）置数法，实现电路如图(b)所示。
6.3.2 计数器
三、任意进制计数器的构成方法 若已有N进制计数器，现在要实现M进制计数器
N进制
⎧N > M ⎨ ⎩N < M
M进制
6.3.2 计数器
1. N>M的情况 在N进制计数器的顺序计数过程中，若设法使之跳 过（N－M）个状态，就可以得到M进制计数器了。 方法：置零法（复位法）和置数法（置位法）。