带隙基准实验报告

带隙基准电路的设计

学生姓名：

学号：

专业班级：微电子学（卓越班）

指导教师：

二○一二年十二月十八

一、设计任务

设计一个低温漂的带隙基准电路。

二、设计目标

1．工作电压3.3v~5v

2．PSRR、小于-40dB@1000HZ

3．温漂<30ppm/℃

4．静态功耗<40µA

5．运算放大器应该满足：增益>50dB，相位裕度>45º

三、设计过程

1.电路原理

图1带隙基准原理图

其中，MOS管M1-M3的宽长比相同，Q1由n个与Q2相同的晶体管并联而成。运放起嵌位作用。

对于一个双极性晶体管，我们可以写出其集电极电流公式为:

BE

T

V

V

C S

I I e

，其中

T kT

V q

=

，S I 为饱和电流，则可以推导出： S

C

T BE I I V V ln

= 假设运算放大器的增益足够高，在忽略电路失调的情况下有：

1

n

ln R V I T =

则带隙基准电压为：

n V R R

V R R n V V V T BE T BE REF ln ln 1

23213+=+

= （3） 其中，BE V 具有负温度系数，T V 具有正温度系数，这样，通过调节 n 和1

2

R R ，就可以使REF V 得到一个零温度系数的值。一般在室温下，有：

/ 1.5//0.087/EB T V T mV K V T mV K

∂∂≈-∂∂≈

为了使

则

2.17ln 1

2

=n R R T BE REF V V V 2.173+=

2.运算放大器的设计

（1）

（2）

（4）

（5）

（6）

（7）

3.参数的提取

取I=10µA，n=7根据（2）求得= 5.06K ，进而求得=44.8K。

M1、M2、M3取剩余栅压为0.2~0.4V.

V

取W=L=1μm，I=10µA 求得NMOS的KP=100.897µA/2

V

同理得到PMOS的KP=31.08µA/2

三、仿真过程及结果

1.带隙基准电路

.lib'/home/fzu/hspice/models/cz6h_v28.lib' tt

.lib'/home/fzu/hspice/models/cz6h_v28.lib' bip

.param ccv=1ff

.param r=53k

m5 2 1 vdd vdd PENH m=1 w=1.68u l=0.7u

m7 vo 1 vdd vdd PENH m=1 w=1u l=0.7u

m0 1 1 vdd vdd PENH m=1 w=1u l=0.7u

m1 3 vin 2 vdd PENH m=1 w=0.84u l=0.7u m2 4 vip 2 vdd PENH m=1 w=0.84u l=0.7u m3 3 3 0 0 NENH m=1 w=1.04u l=0.7u m4 4 3 0 0 NENH m=1 w=1.04u l=0.7u m6 vo 4 0 0 NENH m=1 w=1u l=1u

mp1 vin vo vdd vdd PENH m=1 w=1u l=0.8u mp2 vip vo vdd vdd PENH m=1 w=1u l=0.8u mp3 vref vo vdd vdd PENH m=1 w=1u l=0.8u Q1 0 0 vin PNP5

Q2 0 0 6 PNP5 m=7

Q3 0 0 7 PNP5

R1 vip 6 5.06k

R2 vref 7 r

cc vo 4 ccv

ib 1 0 dc 1uA

vdd vdd 0 dc 5V ac 1v

网表如下：

.title

.options post=2

.include"/home/fzu/"

.ac dec 10 10 1g

.op

.dc temp -40 100 5

.probe ac vdb(vref)

.probe v(vref)

.end

仿真图形：

频率为1k时，PSRR=-41.7dB

温漂=4.29pm/℃

通过lis文件可以得到：element 0:vdd

volts 5.0000

current -33.6857u

power 168.4284u

功耗为33.68u,符合要求

2．运算放大器

.lib'/home/fzu/hspice/models/cz6h_v28.lib' tt

m5 2 1 vdd vdd PENH m=1 w=1.68u l=0.7u m7 vo 1 vdd vdd PENH m=1 w=1u l=0.7u m0 1 1 vdd vdd PENH m=1 w=1u l=0.7u m1 3 vin 2 vdd PENH m=1 w=0.84u l=0.7u m2 4 vip 2 vdd PENH m=1 w=0.84u l=0.7u m3 3 3 0 0 NENH m=1 w=1.04u l=0.7u m4 4 3 0 0 NENH m=1 w=1.04u l=0.7u m6 vo 4 0 0 NENH m=1 w=1u l=1u clv vo 0 5pf

cc vo 4 1ff

ib 1 0 dc 1uA

vdd vdd 0 dc 5

vin vin 0 dc 0.7

vip vip 0 dc 0.7 ac 1网表如下:

.title

.options post=2

.include"/home/fzu/"

.ac dec 10 10 1g

.op

.probe ac vdb(vo) vp(vo)

.end

仿真图形：