计数译码显示电路实验报告
实验8_计数译码显示电路
实验8_计数译码显示电路
计数译码显示电路是一种用于显示计算机数字信息的电路。
它使用一组多位译码器，
将二进制数字转换为十进制，然后显示出来，为人们提供了数字信息的直观化。
计数译码显示电路主要由数据锁存器、译码器组成，它们是电路中的关键元件。
数据
锁存器的作用是将计算机的数字信号锁定，避免数字信号在译码过程中的变化。
而译码器
组则负责由二进制到十进制的转换，一般采用反激型译码器，因其结构简单，抗干扰能力强，稳定可靠，现在广泛使用于计算机领域。
计数译码显示电路主要由若干常用元件组成，如7段数码管、电阻、电容、电源等显
示模块，它可以实现不同的显示功能，如联机可显示多种状态，目前计数译码显示电路广
泛应用于各种电子产品，如手机、电子秤、家用空调、摄像机等。
计数译码显示电路的研究于1958年由英国计算机专家罗伯特·泰森发表，其最大的
创新之处在于它可以让两个不同的逻辑电路和显示电路三者分离，得以实现显示数字信息，当时也是诸多技术领域的里程碑，深受理论研究者和工程实践者的赞誉。
计数译码显示电路具有显示可靠、稳定性强等优点，是微电子系统中常用的一种显示
仪表。
它弥补了旧式显示设备，相当于把显示器技术发挥到极致，在键盘设计上，多个计
数译码显示电路能够降低摩擦损耗，使键盘使用寿命增加，使用范围更加广泛。
实验七：计数译码显示电路
实验计数译码显示电路
一、实验目的：
1、加深对显示译码器的认识；
2、熟悉BCD-7段译码/驱动器的功能和使用方法；
3、熟悉用集成电路计数器、译码器组成计数、译码、显示电路的方法。
二、实验设备：
1、数字逻辑机
2、74LS160：同步十进制加法计数器；74LS248：七段译码/驱动器；数码管
三、实验内容：
1、用74LS248和数码管连成如图1所示的电路，进行以下测试：
图1
1）对LT提供“0”，观察七段显示器。
2）对BI/RBO提供“0”，观察七段显示器。
3）对LT和RBI提供“1”，逐次输入0000—1111，观察七段显示器显示的数，将结果填入表1中。
4）向LT提供“1”，向RBI提供“0”，若输入DCBA输入为0000--1111，观察BI/RBO的输出及七段显示器显示的数（是否有零消隐的正常译码功能）。
2、计数、译码、显示电路
1）将74LS160接成计数状态，并将74LS248和共阴极二极管显示器连接上，如图2所示。
图2
2）输入单脉冲，按表2测试。
3）在前两步的基础上，让计数、译码、显示电路实现6进制计数。
（线路改接自行设计）
表1 表2
附：管脚排列图。
计数译码显示电路实验报告
计数译码显示电路实验报告实验目的：掌握编码与解码的基本原理和技术。
设计与实现一个计数译码显示电路。
提高电子电路设计与实验能力。
实验原理：计数译码显示电路是利用数字集成电路实现的一种数字计数显示方法。
它通过计数器将输入的时钟信号转化为二进制数码输出，然后通过译码器将二进制数码转为七段数码管的控制信号，从而使得七段数码管实现相应的数字显示。
实验器材：1.CD4017计数器芯片2.CD4511译码器芯片3.七段共阳数码管4.电阻、电容、电源、开关等实验步骤：1. 将CD4017计数器芯片的1脚连接到电源Vcc，16脚连接到地GND。
2.连接计数器的时钟输入脚13和复位输入脚15到电路中适当位置，并设置相应的电源和开关。
3. 将译码器CD4511的Vcc脚和GND脚连接到电源和地，将A、B、C、D四个输入脚连接到计数器的Q0-Q3输出脚。
4.将译码器的a、b、c、d、e、f、g七个输出脚连接到七段数码管的a、b、c、d、e、f、g控制脚。
5. 连接七段数码管的共阳脚到电源Vcc。
实验结果：通过调整计数器CD4017的时钟频率、复位电平和输入信号，我们可以观察到七段数码管显示出不同的数字，从0到9循环显示。
实验分析：计数译码显示电路利用计数器进行计数和译码器进行解码，通过将二进制数码转换为七段数码管的控制信号，实现了数字的显示。
实验中需要注意选择适当的电阻、电容等元器件，以确保电路的稳定工作。
另外，对于七段数码管的显示，还可以通过连接额外的译码器和复用技术进行更复杂的显示设计。
实验总结：通过本实验，我们掌握了计数译码显示电路的基本原理与设计方法，提高了对数字集成电路的理解和应用能力。
实验结果令人满意，并加深了对数字电路的认识。
在今后的学习和实践中，我们将继续加强对电子电路设计与实验的掌握，提高自己的技术水平。
(集成电路应用设计实验报告)计数、译码、显示电路实验
计数、译码、显示电路实验一、实验器材（设备、元器件）:1，数字、模拟实验装置（1台）；2，数字电路实验板（1块）；3，74LS90、74LS00芯片（各一片）；4，函数信号发生器（1台）。
二、实验内容及目的：1，熟悉和测试74LS90的逻辑功能；2，运用中规模集成电路组成计数、译码、显示电路。
三、实验步骤：1、利用数字电路实验装置测试74LS90芯片的逻辑功能异步计数器74LS90为中规模TTL集成计数器，可实现二分频、五分频、十分频等功能，它由一个二进制计数器和一个五进制计数器构成，其外引脚图和功能表如下图所示：异步：同步：满足1)2()1(00=∙R R ，1)2()1(=∙Sq Sq 时：①1CP =CP ，2CP =0时：二进制计数； ②1CP =0，2CP =CP 时：五进制计数；③1CP =CP ，2CP =A Q 时：8421码二进制计数； ④1CP =D Q ,2CP =CP 时：5421码十进制计数。
插好74LS90芯片，连好电源和接地端，计数脉冲由函数信号发生器提供，)1(0R 、)2(0R 、)1(9S 、)2(9S 分别接逻辑开关，四个输出端接电平显示或数码管，按功能表拨动开关验证其结果。
2，设计一个显示星期的计数器，使之重复0——6的显示（用74LS90与74LS00实现）利用反馈归零法可以使74LS90实现十以内的N 进制计数器，即从0记到要设计的进制时使清零端)1(0R 、)2(0R 有效（同时为高电平），进而反馈清零。
此实验实现0——6显示，即设计七进制数，当计数器计到111时，用反馈清零法使之为000，故先将)1(9S 、)2(9S 接地，1CP 接计数脉冲CP ，2CP 接A Q ，构成十进制数，再由于此只为七进制，故只用到A Q 、B Q 、C Q ，又用74LS00，故可使C Q 接B Q 、A Q 与非后再和“1”与非后接)2(0R ，使得当计数器计到111时，)1(0R 、)2(0R 实现清零。
计数、译码、显示综合实验
数字电路与逻辑设计实验实验报告实验七计数、译码、显示综合实验一、实验目的1.熟悉中规模集成电路计数器的功能与应用2.熟悉中规模集成电路译码器的功能与应用3.熟悉LED数码管及显示电路的工作原理4.学会综合测试的方法二、实验仪器及设备1.实验箱、万用表、示波器2.74LS160x2、74LS48x2、74LS20、74LS10三、实验内容用集成计数器74LS160分别组成8421码十进制和六进制计数器，然后连接成一个六十进制的计数器。
使用LED译码显示电路显示。
四、实验原理由于74LS160计数器为异步清零和同步置数。
因此也存在两种的方法将74LS160改装为六进制计数器。
1.异步清零先得出六进制计数器的数值表：Q3 Q2 Q1 Q00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1当采用异步清零时，按照十进制数表，可令当74LS160从0101跳到0110瞬间，清零方程输出有效清零信号进行清零。
由函数式可得清零方程F = 。
将清零电路输出接到74LS160的清零端，即可完成一个六进制计数器。
2.同步置数明显，代表十位的74LS160要由5跳到0形成一个循环，要置入数肯定是0000，由于置数方式为同步置数，那么必须是整个六十进制计数器在显示59后，在下一个脉冲上升沿出现时就可以将0000置入计数器，完成了由59到0的循环计数。
按照函数逻辑，可得置数函数式为F = 其中RCO为个位进制计数器的进位输出。
3.用同一个数码管同时显示出个位数和十位数由于同一个数码管接受译码器信号是一致的，所以必须要对个位数信号和十位数信号进行选通再接入译码器，同时把高频率的时钟信号接到选通器和数码管的使能端。
具体的思路为，当高频时钟信号的低电平到达时，选通个位信号接入译码器，此时最右端的7端LED显示管也接收到有效显示信号，显示出个位数字。
当高电平到达时，同理，可在左端的显示管显示出十位数字。
计数、译码和显示电路
实验计数、译码和显示电路一、实验目的：1. 掌握二进制加减计数器的工作原理。
2. 熟悉中规模集成计数器及译码驱动器的逻辑功能和使用方法。
二、实验准备：1.计数：计数是一种最简单、最基本的逻辑运算，计数器的种类繁多，如按计数器中图3.11.2另外一种可预计的十进制加减可逆计数器CD4510，用途也非常广，其引脚排列如图3.11.3所示，其中，E P 为预计计数使能端，in C 为进位输入端，1P ~4P 为预计的输入端，out C 为进位输出端，U /D 为加减控制端，R 为复位端，CD4510输入、输出间的逻辑功能如表所示。
表3.11.2：。
2. 译码与显示：十进制计数器的输出经译码后驱动数码管，可以显示0~9十个数字，CD4511是BCD~7段译码驱动集成电路，其引脚排列如图3.11.4所示。
LT 为试灯输入，BI 为消隐输入，LE 为锁定允许输入，A 、B 、C 、D 为BCD 码输入，a~g 为七段译码。
CD4511的逻辑功能如表所示。
LED 数码管是常用的数字显示器，分共阴和共阳两种，BS112201是共阴的磷化镓数码管，其外形和内部结构如图3.11.5所示。
图3.11.5三、计算机仿真实验内容：1. 计数10的电路：(1).单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“CMOS”按钮，从弹出的对话框“Family”栏中选“CMOS_10V”，再在“Component”栏中选取4093BD和4017BD各一只，如图3.11.6所示，将它们放置在电子平台上。
图3.11.6(2).单击电子仿真软件Multisim7基本界面左侧左列真实元件工具条“Source”按钮，从弹出的对话框“Family”栏中选“POWER_SOURCES”，再在“Component”栏中选取“VDD”和地线，将它们调出放置在电子平台上。
(3). 双击“VDD”图标，将弹出如图3.11.7所示对话框，将“V oltage”栏改成“10”V，再点击下方“确定”按钮退出。
译码显示电路试验报告
译码显示电路试验报告译码显示电路试验报告一、试验目标本试验主要目标是设计并实现一个译码显示电路，该电路接收一组二进制编码信号，并将其转换为对应的七段数码管显示输出，以实现数字的直观显示。
二、试验原理译码显示电路的核心原理是利用编码器将数字信号转换为二进制编码，再利用译码器将二进制编码转换对应的七段数码管点亮，以显示数字。
其中，七段数码管由七个独立的LED段（A、B、C、D、E、F、G）组成。
三、硬件设计1.编码器：采用4-to-16编码器，将4位二进制数转换为16位输出，以实现对输入信号的编码。
2.译码器：采用7-to-8译码器，将8位二进制数转换为7段数码管的输出，以实现对七段数码管的点亮。
3.数码管：采用共阳极七段数码管，接收译码器的输出信号，以显示相应的数字。
四、软件设计本试验采用Verilog HDL语言进行编程设计。
1.编码器模块：通过输入的4位二进制数，控制编码器的输出。
2.译码器模块：通过译码器将编码器的输出转换为七段数码管的输出。
3.数码管模块：通过驱动数码管的7个LED段，实现数字的显示。
五、测试与分析1.测试方法：通过改变输入的4位二进制数，观察数码管显示的数字是否正确。
2.测试结果与分析：对所有可能输入进行测试，均得到了正确显示结果，验证了电路的正确性。
六、结论本试验成功设计并实现了一个译码显示电路，该电路可以将4位二进制数转换为对应的七段数码管显示输出，实现了数字的直观显示。
本试验中，硬件设计合理，软件设计也达到了预期的目标。
但是，由于硬件设备的限制，本试验未能对更高位数的译码显示电路进行设计和测试。
在未来的工作中，我们建议进一步扩展电路的设计，以实现对更高位数数字的译码显示。
七、建议与展望本试验虽然已经实现了一个相对简单的译码显示电路，但是在实际应用中可能还需要进行一些改进和优化。
以下是对未来工作的建议和展望：1.考虑采用更先进的数字芯片技术，以提高电路的稳定性和可靠性。
实验五 计数、译码和显示综合实验
四、实验仪器与器材
1.仪器：数字实验台、三用表
2.器材：74LS20（二-4输入与非门）、74LS04（反相器）、7447译码驱动器2 片和七段数码管2片等。
五、实验原理
1. 4位同步二进制加法计数器74LS161的逻辑功能的验证。
74LS161的逻辑电路图见教材P282图6.3.13, 引脚图和逻辑符号如下图（a）、（b）所示。
•保持功能测试：RD’=1.LD’=1，EP=0、ET=1或EP=1.ET=0 然后加时钟或不加时钟，以及 改变D0~D3的输入数据，看其输出变化情况，并将结果填入自制的功能表中。
•计数功能测试：RD’=1.LD’=1.EP=1.ET=1，并加入时钟信号，即用手CLK脉动开关，看 其输出变化情况，并将结果填入自制的功能表中。
161(1)
DCBA
QB QCAr’
S1 S0
1
1 CP
图5－3－13 “12翻1”小时计数、译码和显示电路
3、用与非门和74LS161设计一个60进制计数器。
要求写出60进制计数器地详细设计过程，逻辑图在60进制计数器的基础上加进译码显示电 路，并通过实验验证。
三、实验报告要求
1、根据各题的题意，列出相应功能表或真值表，对于功能验证的部分要写出测试条件和 测试步骤；对于设计部分，要写出详细地设计过程。
2、将各测试结果填入自画的表格中。 3、写出实验总结，主要是电路调试及故障排除方面的经验和教训。
计数译码显示电路实验报告体会
计数译码显示电路实验报告体会
作为一名学生，我完成了计数译码显示电路的实验，并撰写了实验报告。
在实验过程中，我深刻体会到实验的重要性，能够帮助我们更深入地理解理论知识，提高实际操作能力，同时也能够锻炼我们的独立思考和解决问题的能力。
在实验过程中，我首先了解了计数译码显示电路的基本原理和组成结构，然后按照说明书的要求，依次完成了电路的设计、焊接和测试工作。
在实验过程中，我认真观察了电路的工作状态，仔细分析了电路的工作原理，不断探索实验现象背后的本质原因。
通过本次实验，我深刻认识到了实验的重要性。
实验不仅能够让我们更深入地理解理论知识，还能够提高我们的实际操作能力，锻炼我们的独立思考和解决问题的能力。
同时，我也意识到实验室的安全规范的重要性，只有遵守实验室的安全规定，才能够确保实验的安全性和可靠性。
总之，通过本次实验，我不仅获得了实验技能的提升，还加深了对理论知识的理解，同时也增强了独立思考和解决问题的能力。
我相信，在未来的学习和工作中，这些经验和能力将给我带来巨大的帮助。
电路实验计数器、译码器和数码显示器
二.实验原理
二.实验原理
3.数码显示器
1）作用：直观的显示数码。
2）分类：
•按显示器发光段数分为七段显示或八端显示；
•按显示器所用发光材料分为荧光数码管、半导体数码 管（LED）及液晶显示器。
二.实验原理
七段数码显示器： 七段发光线段分别用a、b、c、d、e、f、g七个小写字母表示。
二.实验原理
C
四.思考题
ENDEND
Thanks For Your Coming
计数器、译码器和数码显示器 的应用
汇报人姓名
汇报时间：xx月xx日
掌握计数器的逻辑功能及使用方法。
01
熟悉译码器和数码显示器的使用方法。
02
一.实验目的
是数字系统的基本逻辑器件。 记录输入时钟脉冲的个数 实现分频、定时 产生节拍脉冲和脉冲序列
计数器
1
按工作方式分：同步式和异步式； 按计数进制分：二进制、十进制、任意进制； 按计数方式分：加计数、减计数、可逆计数器。
地
三.实验内容
实验箱内部已经连接
三实验内容
N：
思考：观察波形时，应选用Q3、Q2、Q1、Q0、 N哪一个作为触发信号？
Q1：
Q2：
Q3：
Q0:
0 1 2 3 4 5 6 7 8 9 0 1
三.实验内容
05
LE为锁定输入，优先级再次之。在LT= 1、BI= 1条件下，LE接高电平，则输出a ~ g状态锁定，保持不变。
g为高电平输出有效。
BI为灭灯输入，优先级次之。在LT= 1条件下，BI接低电平，则输出a ~ g全为低电平，数码管熄灭不亮。
因此，CC4511在译码工作状态时，必须LT= 1、BI= 1、LE = 0。
大学数电实验计数译码显示电路
计数、译码、 计数、译码、显示电路
詹洪陈
实验目的
掌握二-十进制（BCD）码异步计数器的工作 原理及设计方法。 74LS90为2－5计数器。带有置6、置9端。可 实现多种进制的计数器。 熟悉二-十进制译码和显示电路的功能及应用。 掌握8-4-2-1码二-十进制计数器、译码器及显 示电路的测试方法。
（2）构成5421BCD加法计数器
接法：计数脉冲CP接CP1，Q3接CP0。 注意：当Q3有下跳沿时，Q0的状态才会 改 变。7490作5421计数器时，位权5，4，2，1 依次分布在输出端Q0、Q3、Q2、Q1。 当7490作5421计数器时，从Q0端输出的波 形其频率是CP的十分频，且是对称方波。
74LS90功能表
输入
CP0 CP1 R01 R02 R91 R92 Q3
输出
Q2 Q1 Q0
功能
X X
X X
1 0 0 0
0 1 0 0
0 1
0 0
ቤተ መጻሕፍቲ ባይዱ
0 0
0 1
异步置0 异步置9 8421BCD 5421BCD
CP Q0 Q3 CP
0000-1001 Q0Q3Q2Q1 0000-1100
74LS90芯片引脚图
8421十进制
计数脉冲CP接CP0，Q0接CP1
二、8421BCD码六进制计数器
(1)分别用置0法、置9法将74LS90接成 8421 BCD 码六进制计数器，画出电路原 理图。 (2)输入脉冲fcp=1Hz，观察数码管显示 规律。
计数、译码与显示实验
实验九计数、译码与显示一、实验目的1.进一步掌握中规模集成电路计数器的应用。
2.掌握译码驱动器的工作原理及其应用方法。
二、实验原理和电路在数字系统中，经常需要将数字、文字和符号的二进制编码翻译成人们习惯的形式直观地显示出来，以便查看。
显示器的产品很多，如荧光数码管、半导体、显示器、液晶显示和辉光数码管等。
数显的显示方式一般有三种，一是重叠式显示，二是点阵式显示，三是分段式显示。
重叠式显示：它是将不同的字符电极重叠起来，要显示某字符，只需使相应的电极发亮即可，如荧光数码管就是如此。
点阵式显示：利用一定的规律进行排列、组合，显示不同的数字。
例如火车站里显示列车车次、始发时间的显示就是利用点阵方式显示的。
分段式显示：数码由分布在同一平面上的若干段发光的笔划组成。
如电子手表、数字电子钟的显示就是用分段式显示。
本实验中，我们选用常用的共阴极半导体数码管及其译码驱动器，它们的型号分别为LC5011-11共阴数码管，74LS248 BCD码4-7段译码驱动器。
译码驱动器显示的原理框图如图1.9.1所示。
LC5011-11共阴数码管和74LS248译码驱动器管脚排列如图1.9.2所示。
图1.9.1 译码显示原理图LC5011-11共阴数码管其内部实际上是一个八段发光二极管负极连在一起的电路，如图1.9.3（a）所示。
当在a.b……g、DP段加上正向电压时，发光二极管就亮。
比如显示二进制数0101（即十进制数5），应使显示器的a.f.g.c.d段加上高电平就行了。
同理，共阳极显示应在各段加上低电平，各段就亮了，见图1.9.3（b）。
（a）LC5011-11管脚图（b）74LS248管脚图图1.9.2 显示器和译码驱动器外管脚排列图（a）（b）图1.9.3 半导体数码管显示器内部原理图74LS248是4线-7线译码器/驱动器。
其逻辑功能见表1.9.1。
它的基本输入信号是4位二进制数（也可以是8421 BCD码），D、C、B、A，基本输出信号有七个：a、b、c、d、e、f、g。
数字电路实验 计数、译码、显示综合实验
数字电路与逻辑设计实验报告实验八计数、译码、显示综合实验姓名：黄文轩学号：17310031班级：光电一班一、实验目的1.熟悉中规模集成电路计数器的功能及应用。
2.熟悉中规模集成电路译码器的功能及应用。
3.熟悉LED数码管及显示电路的工作原理。
4.学会综合测试的方法。
二、实验器件1. 实验箱、万用表、示波器。
2. 74I S160，74LS48, 74LS20三、实验预习使用一个6进制和10进制级联实现60进制计数器，6进制计数器使用同步清零或异步清零得到，同步清零使用状态数字5->1001，异步清零使用状态数字6->1010，得到电路图如下：①同步清零, 接QA、QC至与非门，再接入置数端，置数输入为0000使用Multisim模拟得到波形：其中波形1~4为十进制计数器数据输出，5~8为六进制计数器数据输出，9为时钟信号，10为六进制计数器时钟信号。
②异步清零，接QB、QC至与非门，再接入置数端，置数输入为0000使用Multisim模拟得到波形：波形顺序与上面相同四、实验内容1、实验目的用集成计数器74LS160分别组成8421 码十进制和六进制计数器，然后连接成一个60进制计数器(6 进制为高位、10 进制为低位)。
使用实验箱上的LED译码显示电路显示(注意高低位顺序及最高位的处理)。
用函数发生器的低频连续脉冲(调节频率为1-2HZ)作为计数器的计数脉冲，通过数码管观察计数、译码、显示电路的功能是否正确。
2、设计过程连接10进制计数器时，CET、CEP、R——、P——E——接1，CLK接时钟脉冲。
连接6进制计数器时，CET、CEP 接1，R——、P——E——根据同步还是异步根据上图连接。
级联两个计数器时，将10进制计数器的进位输出TC反相后接入六进制计数器的CLK输入端，以获取从1001变化到0000时刻的上升沿。
五、测试过程正式实验时使用了异步和同步两种清零的方法实验接线图：实验波形图：其中上两个波形是时钟信号和六进制计数器时钟信号。
译码显示电路实验报告
译码显示电路实验报告译码显示电路实验报告引言：译码显示电路是现代电子设备中常见的一种电路结构，它能够将数字信号转换为可见的字符或数字形式，广泛应用于计算机、电视、手机等设备中。
本实验旨在通过搭建一个简单的译码显示电路，了解其工作原理并验证其功能。
实验材料：1. 译码器：74LS472. 七段数码管：共阳极或共阴极型3. 可调电源4. 连接线5. 电阻：220欧姆实验步骤：1. 连接电路：将译码器和七段数码管连接起来。
根据译码器和数码管的引脚连接图，将它们正确地连接在一起。
2. 连接电源：将可调电源连接到电路中，确保电源的电压和电流适合译码器和数码管的工作要求。
3. 输入信号：通过拨动开关或其他输入设备，输入一个4位二进制数作为译码器的输入信号。
4. 观察显示：观察七段数码管的显示情况，确认其是否正确显示输入的数字。
实验结果：在实验过程中，我们使用了一个共阳极的七段数码管和一个74LS47译码器。
通过连接电路，我们成功地将译码器和数码管连接在一起，并连接了适当的电源。
在输入一个4位二进制数作为译码器的输入信号后，我们观察到七段数码管正确地显示了对应的数字。
讨论：译码显示电路的核心是译码器，它根据输入信号的不同，将其转换为对应的输出信号，以控制七段数码管的显示。
在本实验中，我们使用的74LS47是一种常见的BCD译码器，它能够将4位二进制数转换为七段数码管的控制信号。
在连接电路时，我们需要根据译码器和数码管的引脚连接图来正确连接它们。
特别要注意译码器的极性，确保其正常工作。
此外，电源的电压和电流也需要根据译码器和数码管的工作要求来调整，以避免损坏电路元件。
在实验中，我们可以通过输入不同的二进制数来观察七段数码管的显示情况。
通过对比输入和输出的对应关系，我们可以验证译码显示电路的功能是否正常。
如果出现显示错误或其他异常情况，我们可以检查电路连接是否正确，以及电源是否正常工作。
译码显示电路不仅仅应用于七段数码管，还可以应用于其他类型的显示设备，如液晶显示屏、LED显示屏等。
实验四_计数译码显示
实验四 计数、译码、显示综合实验一、实验目的1、熟悉计数、译码、显示电路的工作原理及电路结构；2、了解计数器、译码器和显示器的逻辑功能；3、运用计数器、译码器和显示集成组件进行计数显示。
二、实验原理该实验电路由计数、译码、显示三部分构成。
计数单元是集成电路74LS192，它的引脚排列如图1。
74LS192是由四组触发器按8421BCD 码形式构成的十进制计数器，它具有双时钟输入，可进行加法和减法计数。
此外，还具有异步清零、异步置数和状态保持的功能。
它的功能真值表如表1所示。
译码电路采用集成电路74LS248，它是七段LED 字符显示译码器，其引脚排列如图2所示，输入的BCD 码由A 0、A 1、A 2、A 3输入，然后按字形规则译码后从Y 输出，输出端Y a 、Y b …..Y g 对CR VCC D 0D 1D 2D 3Q 0Q 2Q 1Q 3GNDCP D CP U BO CO LD图1. 74LS192引脚图表1. 74LS192功能表应于图3所示数码字形的a 、b 、……g 段。
本实验选用的显示器为共阴极型七段LED 显示器，七段中的每一段（取名为a 、b 、c 、d 、e 、f 、g ）均是一个发光二极管，当显示某一数字，例如显示“4”时，输入端f 、g 、b 、c 必须是高电平使相应字段发光。
74LS248的输入BCD 码与输出译码之间的对应关系如表2所示。
74LS192、74LS248及数码管相应端口的连接关系如图4所示。
在计数状态下，74LS192的输出端Q 3、Q 2、Q 1、Q 0有相应的计数输出传送到译码器74LS248的输入端，经74LS248译码后的输出传送到数码管的对应输入，即可显示输入的计数脉冲数。
图2. 74LS248引脚图图3. 数码管表2. 74LS248的输入BCD 码与输出译码之间的对应关系图4. 74LS192、74LS248及数码管相应端口的连接关系三、实验内容及实验报告要求1、首先根据图4在实验板上将74LS192、74LS248及数码管的相应端口连接好。
计数、译码、显示电路
计数、译码、显示电路实验报告实验目的1．掌握集成十进制计数器、显示译码驱动器及数码管的功能与使用方法。
2．学习译码器和共阳极七段显示器的使用方法。
3．进一步熟悉用示波器测试计数器输出波形的方法。
一、实验原理生活中常需要将计数脉冲值直观的显示出来，它的实现一般经过了下面几个步骤，如图3.7.1方框图所示。
计数器输出的用8421BCD码表示的脉冲个数信号经译码器译码输出相应的脉冲信号，输出的脉冲信号通过显示器显示出相应的数字。
图3.7.1 计数、译码、显示框图1．计数器输入的脉冲数通过计数器计数，并将结果用8421 BCD码表示出来，本实验中采用了一种十进制计数器74LS160。
以74160为例，通过对集成计数器功能和应用的介绍，帮助读者提高借助产品手册上给出的功能表，正确而灵活地运用集成计数器的能力。
（1）74LS160的功能介绍74LS160为十进制可预置同步计数器，其逻辑符号如图3.7.2所示，功能表见表3.7.l所示。
212表3.7.l 74LS160的功能表注意： 3210Q Q Q Q CT CO T计数器有下列输入端：异步清零端CR （低电平有效），时钟脉冲输入端CP ，同步并行置数控制LD （低电平有效），计数控制端 CT T 和 CTp ，并行数据输入端 D 0～D 3。
它有下列输出端：四个触发器的输出端Q 0～Q 3，进位输出CO 。
根据功能表3.7.l ，可看出74160具有下列功能：① 异步清零功能：若CR 输入低电平，则不管其他输入端（包括CP 端）如何，实现四个触发器全部清零。
由于这一清零操作不需要时钟脉冲CP 配合（即不管CP 是什么状态都行），所以称为“异步清零”。
② 同步并行置数功能：在CR =“1”、且LD =“0”的前提下，在CP 上升沿的作用下，触发器Q 0～Q 3 分别接收并行数据输入信号D 0～D 3，由于这个置数操作必须有 CP 上升沿配合， 并与CP 上升沿同步，所以称为“同步”的。
实验9、计数译码显示电路
为了不断提高自己的实践能力和创新能力，我们将尝试设计更加复杂、 具有挑战性的数字电路实验项目，如高性能计数器、可编程逻辑器件等。
THANKS FOR WATCHING
感谢您的观看
实验过程
在实验过程中，我们按照实验指导书 的要求，逐步完成了电路的搭建和调 试。首先，我们设计了计数器电路， 实现了对输入信号的计数功能。然后 ，我们设计了译码器电路，将计数器 的输出信号转换为对应的数字显示信 号。最后，我们将计数器和译码器电 路连接起来，构成了完整的计数译码 显示电路。
实验结果
经过反复的调试和优化，我们成功实 现了计数译码显示电路的功能。该电 路能够准确地对输入信号进行计数， 并将计数结果以数字形式显示出来。 同时，我们还对电路的性能进行了测 试和分析，验证了电路的稳定性和可 靠性。
实验背景
计数译码显示电路是数字系统中常用的电路之一，用于将数字信号转换为可视化的数字显示。
计数译码显示电路通常由计数器、译码器和显示器等部分组成，其中计数器用于对输入信号 进行计数，译码器用于将计数器的输出信号转换为对应的数字显示信号，显示器则用于显示 数字信号。
在实际应用中，计数译码显示电路被广泛应用于各种数字仪表、控制器和智能终端等领域。
对未来实验的展望
01
深入研究数字电路
在今后的实验中，我们将进一步深入研究数字电路的基本原理和设计方
法，探索更加高效、稳定的电路设计方案。
02 03
拓展应用领域
除了计数译码显示电路外，我们还可以将数字电路应用于其他领域，如 通信、控制、数据处理等。因此，我们将积极拓展数字电路的应用范围， 探索其在不同领域中的应用潜力。
03 实验步骤与操作
搭建计数译码显示电路
实验五 计数译码显示
有共阴管和共阳管两种。图 5－3（a）为共阴结构，各段加高电平发光，为高电平驱动方式；
此外，还有低电平驱动的共阳结构，如图 5－3（b）所示。在七段显示器的输入端必须串接
电阻，以限制发光二极管的电流，否则电流太大，容易烧毁发光二极管，这个电流称为驱动
电流，一般为 5～10mA。此外，LED 数码管有红、绿、黄等不同颜色，不同颜色 LED 中每
-20-
2、测试验证 74LS161 和 74LS47 的功能，74LS47 的 a ～ g 接共阳数码管的 a～g。并将
结果填入表 5-2。
时钟 CLK 清除 CLR
表 5-1 74LS161 功能测试 输入
置数
EP
ET
输出
×
0
1
×
×
0
×
×
清除
×
置数
1
1
1
×
1
1
0
×
1
1
×
表 5-2 74LS47 功能测试
与非门译码后，反馈给 CLR 端一个清零信号，立即使 QDQCQBQA 返回 0000 状态，接着，
RD 端的清零信号也随之消失，74LS161 重新从 0000 状态开始新的计数周期。要说明的是， 此电路一进入 1001 状态后，立即又被置成 0000 状态，即 1001 状态仅在极短的时间出现， 因此就跳过了 1001～1111 七个状态，得到了九进制计数器。
1
计数
×
不计数
不计数
输 入
74LS47 辅助 输入端状态
74LS161、8421 码输出端状态 字
脉
型
冲
QD(D) QC(C) QB(B) QA(A)
20.3.13计数器 - 计数译码显示电路实验
74LS390
上页 目录
下页
实验内容
用D触发器组成一个4位二进制异步加法计数器 用74LS390构成2位十进制计数器 检测所设计的N位计数器的计数功能
上页 目录
下页
注意事项
断电操做！即当改接线路时，要先关掉电源。 注意按正确方向插入芯片。 注意芯片清零信号的电平。
上页 目录
连接插口
QD
D
QC
C
QB
B
QA
A
a b c 74LS4511 d e f g
上页 目录
下页
实验元件及物品
集成D 触发器74LS74和集成计数器74LS390的管脚如图所 示
电源 2RD 2D 2C 2SD 2Q 2Q
14 13 12 11 10 9
8
SDD Q C RD Q
SDD Q
C RD
Q
74LS74
1
2
3
4
56
7
1RD 1D 1C 1SD 1Q 1Q
地
74LS74
电源 2CA 2RD 2QA 2CB 2QB 2QC 2QD 16 15 14 13 12 11 10 9
RD CQ CQ RD
C Q0 Q1 Q2 RD
RD C Q0 Q1 Q2
12
34
5
67
8
1CA 1RD 1QA 1CB 1QB 1QC 1QD 地
上页 目录
下页
实 验 仪 器- 模数综合实验箱
译码显示区
模
逻辑指示灯
数
综
合
实
芯片放置区
验
ห้องสมุดไป่ตู้单连
箱
次续 脉脉
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
广东技术师范学院实验报告
学院： 电子与信息学院 专业：
班级： 成绩：
姓名：
学号：
组别：
组员：
实验地点：
实验日期：
指导教师签名：
实验 五 项目名称： 计数译码显示电路
一．实验目的：
1. 进一步掌握计数译码显示电路的工作原理；
2. 熟悉计数译码显示电路的结构和功能测试方法。
二．实验设备： 电脑一台； Multisim2001仿真软件一套。
三．实验内容：（图略）
根据所学内容，了解该电路接线原理，调试该电路，如果把现在的两位改成三、四位显示输出，该如何做？（注意：该电路的数码显示器已经带有译码器，如果要实际制作，则在该电路的础上还要加选译码器并注意选择芯片电压。
） 四．实验步骤及结果： 1．按图1接线。
2．分析计数译码显示电路的工作原理及其结构、功能 。
参照图1可改成三位显示输出，如图2所示：
五．实验结果分析及结论：
如果把现在的两位改成三、四位显示输出，则在该电路的基础上要加计数及显示器，而在实际的操作中则在该电路的础上还要加选译码器并注意选择芯片电压。
广东技术师范学院实验预习报告
学院：电子与信息学院专业：班级：成绩：
姓名：学号：组别：组员：
实验地点：实验日期：指导教师签名：
实验五项目名称：计数译码显示电路
一．实验目的：
1. 进一步掌握计数译码显示电路的工作原理；
2. 熟悉计数译码显示电路的结构和功能测试方法。
二．实验设备：电脑一台； Multisim2001仿真软件一套。
三．实验内容：（图略）
根据所学内容，了解该电路接线原理，调试该电路，如果把现在的两位改成三、四位显示输出，该如何做？设计如下：
就是把二进制信息由译码器将二进制信息翻译成十进制信息，由数码管显示电路显示出来。
四、注意事项
1、改变输入状态即改变输入端的连线，改连接线前要断开仿真开关，测试时再把开关闭
合。
2、验证的电路不要保存，以免破坏原始的电路图。