数字系统测试与可测性设计实验指导书-ATPG应用

《数字系统测试与可测性设计》

实验指导书(二）

实验教师：

2012年４月９日

I．实验名称和目的

实验名称：ＡTPＧ应用

实验目的：了解Ｍentor公司的FａstScan-(ATPG生成工具)业界最杰出的测试向量自动生成工具。了解测试各种基准电路的标准输入格式，运用FａｓtScａn工具生成测试向量。深入理解单固定故障模型相关概念。

IＩ.实验前的预习及准备工作:

1、充分理解课堂上学习的故障模型相关概念。

2、Meｎtor公司的测试相关工具的介绍

缩略语清单：

ATＰGﻩ：Automatic TｅsｔＰatｔeｒn Gｅｎeｒatｉon

ATE :Autｏmaｔed Teｓt Equipｍeｎt

BISTﻩ:Ｂuｉlt In Ｓelf Tｅsｔ

CUTﻩ:Chip/CirｃuiｔＵnder Ｔest

DFＴﻩ:DesｉgｎFor Testａbility

DRＣ:Dｅｓign Ｒｕle Checｋing

PIﻩﻩ：PｒimarｙIｎpuｔ

PＯﻩﻩ：Priｍary Outｐut

组合ATＰG生成工具FasｔScan

ＦastSｃaｎ是业界最杰出的测试向量自动生成（ATＰG)工具,为全扫描IC设计或规整的部分扫描设计生成高质量的测试向量。FａstScan支持所有主要的故障类型，它不仅可以对常用的Stuck-at模型生成测试向量,还可针对tｒａnsitioｎ模型生成at－speed测试向量、针对IDDQ模型生成IＤDＱ测试向量。此外FastScan还可以利用生成的测试向量进行故障仿真和测试覆盖率计算。

另外,ＦastSｃan MacｒoTest模块支持小规模的嵌入模块或存储器的测试向量生成。针对关键时序路径，Fａstｓcan CPA模块可以进行全面的分析。

主要特点：ﻫ•支持对全扫描设计和规整的部分扫描设计自动生成高性能、高质量的测试向量;

•提供高效的静态及动态测试向量压缩性能,保证生成的测试向量数量少,质量高;ﻫ•支持多种故障模型:sｔｕck-at、togglｅ、transition、criticaｌ patｈ和IDDQ;

•支持多种扫描类型：多扫描时钟电路,门控时钟电路和部分规整的非扫描电路结构；ﻫ•支持对包含BISＴ电路，ＲAM/ROM和透明Laｔcｈ的电路结构生成ATPＧ;

•支持多种测试向量类型：Ｂasic,ｃlock－ｓequeｎtial,ＲAM-Ｓequｅntiａｌ,cｌoｃk P Ｏ,Muｌtｉ－lｏaｄ；ﻫ•利用简易的Procｅdｕre文件,可以很方便地与其他测试综合工具集成；ﻫ•通过进行超过140条基于仿真的测试设计规则检查,保证高质量的测试向量生成；ﻫ•F ａstSｃａn CPＡ选项支持at-ｓpｅed测试用的路径延迟测试向量生成;ﻫ•FastScａn Mac

ｒｏTesｔ选项支持小规模的嵌入模块或存储器的测试向量生成;

•FasｔScａnDiａｇnoｓｔicｓ选项可以通过分析ATＥ机上失败的测试向量来帮助定位芯片上的故障；

•AＳIＣVeｃtoｒ Intｅrfaceｓ选项可以针对不同的AＳＩC工艺与测试仪来生成测试向量;ﻫ最新的ＡＴPG Accelｅｒatoｒ技术可以支持多CＰU 分布式运算；

•智能的 ATPG专家技术简单易用，用户即使不懂ATＰＧ，也能够由工具自动生成高质量的测试向量;

•支持32位或64位的UNＩX平台(Ｓoｌarｉｓ，HP-ＰA)及LIＮＵX操作平台；ﻫＦaｓtScan

的ＡTPＧ流程

由上图可知,在启动FａstScａｎ时,FaｓtＳcａｎ首先读入、解释并检查门级网表和一个DFＴ库。如果遇到问题，ＦastＳcan会退出并发布一个消息。如果没有遇到问题，FastScan 直接进入到配置（Seｔｕｐ)模式。在配置模式，可以使用交互方式或者使用Doｆｉle批处理方式，来建立关于电路和扫描的基本信息，以及指定在设计展平(ｆｌattenｉnｇ)阶段时影响生成仿真模型的条件。完成所有配置后,退出配置模式就直接进入到DRC检查阶段，进行DRC检查。如果检查通过，那么直接进入到ATPG模式。进入ATＰG模式后由上图可看出，有四个过程:生成错误列表,生成测试模式,压缩测试模式和储存测试向量。

FaｓtScａｎ的输入需要以下几个文件:带Ｓcan chaｉｎ的电路网表,库描述

文件和FasｔSｃaｎ的三个控制文件(*．doｆｉｌe,*.ｔeｓtprｏc，Ｔimｐlａｔe)，下面分别进行详细解释。

1.电路网表(＊．v)

已经带有扫描链的Verｉlog格式的网表。

2.库描述文件(ｆs＿lib)

用于连接厂家提供的Meｎｔor模型库。

3.timｅplate文件

timeplａtｅ文件描述了ATＰG向量中各时间点(输入跳变点，输出取样点,时钟沿位置，周期等）ｔimescａlｅ和测试过程文件(prｏcedure ｆile)文件名,可以根据需要加以修改。

ＦastＳcan是以事件为基础的。其时序模型是基于以测试周期划分事件的,主要包含了下列一些事件：

ｆorce_pi：对ＰI(Priｍａry Iｎpuｔ)输入值。

ｍeasure_po：测量PＯ(Ｐrimaｒy Ouｔput）的输出值。

caｐtｕre_cｌoｃｋ_on：把捕获时钟打开。

capture_cｌoｃk＿ｏfｆ：把捕获时钟关闭。

rａｍ_ｃｌoｃk_on:把用于读写RAM的时钟打开。

ｒam＿clock＿ofｆ:把用于读写RAM的时钟关闭。

其基本格式如下:

timepｌａte “tｉmeplate＿namｅ”＝

timepｌaｔe_staｔemｅｎt;...

ｅnd;

以下是一个实例：

// Eｘamｐle Tiｍeｐlare

／/ 指定了以后所有的时间单位为纳秒(ｎs),刻度为１，这一步是必须的。

sｅｔtｉｍｅscale１nＳ;

／/ 指定采样(strｏbe）窗口的宽度为1,由于前面定义了时间刻度为1ｎs，所以strobｅ窗口实际宽度为１nｓ

set stroｂe＿ｗinｄoｗtime 1；

// 定义了名字为tp0的ｔiｍｅpｌate文件

timｅplatｅ"tｐ0" =

// 定义了在0时刻对PI输入

ｆorcｅ_pi 0;

// 定义了在8０时刻对PO采样

measure＿po 80;

／/定义了在１00时刻把捕获时钟打开

cａpturｅ_clｏcｋ_on 10０;