数字逻辑第四章
数字逻辑(欧阳星明)第四章
第四章
组合逻辑电路
4.3.2 设计举例 例1 设计一个三变量“多数表决电路”。
解 分析：“多数表决电路”是按照少数服从多数的原则 对某项决议进行表决，确定是否通过。 令 逻辑变量A、B、C --- 分别代表参加表决的3个成员， 并约定逻辑变量取值为0表示反对，取值为1表示赞成； 逻辑函数 F --- 表示表决结果。F取值为0表示决议被否定， F取值为1表示决议通过。 按照少数服从多数的原则可知，函数和变量的关系是：当3 个变量 A、B、C中有 2 个或 2个以上取值为 1 时，函数F 的值为 1， 其他情况下函数F的值为0。
2
第四章
组合逻辑电路
4. 1 基 本 概 念
一．定义 组合逻辑电路：若逻辑电路在任何时刻产生的稳定输出 值仅仅取决于该时刻各输入值的组合，而与过去的输入值无 关，则称为组合逻辑电路。 二．结 构 组合逻辑电路的结构框图如下图所示。
输 X1 入X 2 信 号 Xn
组合 逻辑电路
信 号 Fm
F1 输 F2 出
第四章
组合逻辑电路
第
四
章
组
合
逻
辑
电
路
1
第四章
组合逻辑电路
数字系统中的逻辑电路按其结构可分为组合逻辑电路和 时序逻辑电路两大类型。 组合逻辑电路既可完成各种复杂的逻辑功能，又是时序 逻辑电路的组成部分，应用十分广泛。 本章知识要点： 组合逻辑电路分析和设计的基本方法； 组合逻辑电路设计中几个常见的实际问题及其处理； 组合逻辑电路中的竞争与险象问题。
图中， X1,X2 ， … ， Xn 是电路的 n 个输入信号， F1,F2,… ， Fm 是电路的m个输出信号。输出信号是输入信号的函数。
数字逻辑第4章
X ·( X + Y ) = X
22
§4.1 Switching Algebra
18
§4.1 Switching Algebra
Example ：write out the complements of the following logic expressions F1’ and F2’ : F1 = A · (B + C) + C · D F2 = (A · B)’ + C · D · E’
2
Chapter 4 Combinational Logic Design Principles
教学要求: 掌握:
5. 组合电路的综合过程：将功能叙述表达为组合逻辑函数的表达形式、 使用与非门、或非门表达的逻辑函数表达式、逻辑函数的最简表达形 式及综合设计的其他问题：无关项(don’t-care terms)的处理、 多输出(multiple-output)逻辑化简的方法和定时冒险 （timing hazards）问题。 6. 学习使用QuatusII(MAX+plusII)工具，利用图形法和波形法进行 数字逻辑电路仿真；对定时冒险电路进行仿真分析，加强对定时冒险 现象的分析理解能力。
14
§4.1 Switching Algebra
4.1.4 n-Variable Theorems
DeMorgan’s theorems(摩根定理) —— complement theorems(反演定理)
' ' ' [ F ( X 1 , X 2 ,, X n ,,)]' F ( X 1 , X 2 ,, X n ,,＋ )
For any logic expression F, if “.” ←→ “+”, 0 ←→ 1, variable ←→ complement variable, and primary operation order keeps unchanged.
数字逻辑课后答案 第四章
第四章 习题答案1.设计4个寄存器堆。
解：2. 设计具有4个寄存器的队列。
解：3．设计具有4个寄存器的堆栈解：可用具有左移、右移的移位寄存器构成堆栈。
寄存器组输入数据输出数据4．SRAM 、DRAM 的区别解：DRAM 表示动态随机存取存储器，其基本存储单元是一个晶体管和一个电容器，是一种以电荷形式进行存储的半导体存储器，充满电荷的电容器代表逻辑“1”，“空”的电容器代表逻辑“0”。
数据存储在电容器中，电容存储的电荷一般是会慢慢泄漏的，因此内存需要不时地刷新。
电容需要电流进行充电，而电流充电的过程也是需要一定时间的，一般是0.2-0.18微秒（由于内存工作环境所限制，不可能无限制的提高电流的强度），在这个充电的过程中内存是不能被访问的。
DRAM 拥有更高的密度，常常用于PC 中的主存储器。
SRAM 是静态的，存储单元由4个晶体管和两个电阻器构成，只要供电它就会保持一个值，没有刷新周期，因此SRAM 比DRAM 要快。
SRAM 常常用于高速缓冲存储器，因为它有更高的速率；5. 为什么DRAM 采用行选通和列选通解：DRAM 存储器读/写周期时，在行选通信号RAS 有效下输入行地址，在列选通信号CAS 有效下输入列地址。
如果是读周期，此位组内容被读出；如果是写周期，将总线上数据写入此位组。
由于DRAM 需要不断刷新，最常用的是“只有行地址有效”的方法，按照这种方法，刷新时，是在RAS 有效下输入刷新地址，存储体的列地址无效，一次选中存储体中的一行进行刷新。
每当一个行地址信号RAS 有效选中某一行时，该行的所有存储体单元进行刷新。
6. 用ROM 实现二进制码到余3码转换 解： 真值表如下：8421码 余三码B B BG G G栈顶SR 1SR 2SR 3输入数据输出数据压入弹出3232BG0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 110 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 0最小项表达式为： G=G=G=G=阵列图为：7. 用ROM 实现8位二进制码到8421码转换10103∑)9,8,7,6,5(2∑)9,4,3,2,1(1∑)8,7,4,3,0(0∑)8,6,4,2,0(G 3G 2G 1G 0B 3B 2B 1B B 0解：输入为8位二进制数，输出为3位BCD码，12位二进制数，所以，所需8ROM的容量为：2*12=30728.ROM、EPROM和EEPROM的区别解：ROM 指的是“只读存储器”，即Read-Only Memory。
数字逻辑课件第四章组合逻辑电路
波形图分析
波形图验证
通过对比理论计算和实验测量的波形 图，可以验证组合逻辑电路的功能是 否正确实现。
通过分析波形图，可以了解电路的工 作过程和特性，如信号的延迟时间、 信号的稳定性等。
组合逻辑电路的功能验证
功能验证方法
组合逻辑电路的功能验证可以通 过对比理论计算和实验测量的结 果来进行，常用的方法有仿真测
数据通路
数据通路是计算机中用于传输和处理数据的电路。数据通路中的组合逻辑电路负责将数据 从内存传输到寄存器，或者从寄存器传输到运算器进行运算，再传输回内存或寄存器存储 。
在通信系统中的应用
调制解调器
调制解调器是通信系统中用于将数字信号转换为模拟信号，或者将模拟信号转换为数字信号的电路。调制解调器中的 组合逻辑电路负责处理数字信号的编码与解码，确保数字信息能够在模拟信道中传输。
组合逻辑电路的基本组成
输入门
用于接收外部输入信号。
组合逻辑元件
如AND、OR、NOT等基本逻辑门，用于实现特定的 逻辑功能。
输出门
将逻辑电路的输出传递给外部设备或下一级电路。
组合逻辑电路的功能描述
80%
真值表
描述输入与输出之间逻辑关系的 表格，列出所有可能的输入状态 和对应的输出状态。
100%
表达式
在控制系统中的应用
01
控制器
控制器是控制系统中用于实现控制算法的电路。控制器中的组合逻辑电
路根据输入的控制信号和设定的控制参数，计算出控制输出信号，以实
现对被控对象的精确控制。
02
比较器
比较器是控制系统中用于比较输入信号与设定阈值的电路。比较器中的
组合逻辑电路根据比较结果输出相应的控制信号，以实现对被控对象的
数字逻辑课件-第4章 组合逻辑功能器件
0 d0111111 110 01
EI
0 01111111 111 01
当EI=1时，电路不工作。当EI=0时，电路工作：
至少有一个输入端有编码请求信号（逻辑0）时，优先标志S=0，否则为1。
当八个输入端均无低电平请求信号和只有I0有低电平输入时，A2A1A0均为 111，这可以由S的状态加以区别。
型号: 74LS139
3 线— 8线译码器 型号: 74LS138
4 线— 16线译码器 型号: 74LS154
一、二进制译码器 1、 2 线— 4线译码器
A1
Y0
Y1
A0
Y2 Y3
画关于 Y0 的卡诺图
A1
A0 0
1
00 1
11 1
真值表
A1 A0 Y3 Y2 Y1 Y0 00 1 1 10 01 1 1 01 10 1 0 11 11 0 1 11
A2A1A0 S EO
111 11 111 10 000 01 001 01 010 01 011 01 100 01 101 01 110 01 111 01
EI EI I4I5I6I7 EI I4I5I6I7 EI I4I5I6I7 EI I4I5I6I7
EI (I4 I5 I6 I7 ) EI I4 EI I5 EI I6 EI I7I5 1Fra bibliotekI61
I7 1
8-3 编码器逻辑图
二、二---十进制编码器
二---十进制编码器的作用：将十个状态（对应于十进制的
十个代码）编制成BCD码。
十个输入 需要几位输出？
四位
23 10 24
I0 I1 I2 I3
输入 I4
I5 I6 I7 I8 I9
920040-数字逻辑-第四章第1节
每一个输出变量是全部或部分输入变量的函数:
Z1 = f1 (X1 ,X2 ,…,Xi ) Z2 = f2 (X1 ,X2 ,…,Xi ) Zj = fj (X1 ,X2 ,…,Xi ) 简记作
组合逻辑电路在结构上仅由若干个门组成的特点,决定了
其改进后的逻辑图如图4-5所示。
图 4-5 改进后的逻辑图
如下: F = AB + BC + CA
或 F = AB + BC + CA
图 4-3
(3)列真值表 见表4-1 所示
表 4-1
(4)电路逻辑功能的描述 由真值表可知,只要输入A 、B、C的取值不一样,输
出F就为1;否则,当A、B、C 取值一样时,F为0。所以这 是一个三变量的非一致电路。电路无反变量输入,这是 它的特点。
例4-2 分析图4-4所示的逻辑电路,并用与非门改进设计。
图 4-4
解:(1)由图4-4 写出布尔函数表达式
先写各个门的输出,再写出总的布尔函数表达式,则有
E=A+B
G = BC
H = CD
I = G + H = BC + CD
F = EI = (A + B)(BC + CD)
(2)化简表达式
F = (A + B)(BC + CD)
组合逻辑电路分析的一般步骤如下: ① 根据逻辑图,从输入到输出,逐级写逻辑表达式,直至写 出输出端的逻辑函数表达式。 ② 将输出端的逻辑函数表达式化成最简与或表达式。 ③ 根据输出的最简与或表达式列真值表。 ④ 根据真值表,概括电路的逻辑功能。
二、组合逻辑电路分析举例 例4-1 分析图4-2 所示逻辑电路的逻辑功能。
第4章数字逻辑基础完整版
3、混合变量的吸收： A B + A C + BC=AB+AC
证明： 左式 AB AC BC
AB AC ( A A)BC
AB AC ABC ABC 添加
添冗余因子
口诀： 正负相对 余全完 （消冗余项）
3、十六进制
数码：0～9、A(10)、B(11)、C(12)、D(13)、 E(14)、F(15)
进位规则：逢十六进一 计数的基数：16
十六进制数的展开公式：
D k i 16
i
其中：k i为第i位的系数；
16 称为第i位的权。
i
3D.BE H 3 161 13 160 1116-1 14 162
第4章 数字逻辑基础
§4.1 数制和码制
§4.2 逻辑代数中的基本运算 §4.3 逻辑代数中的基本定律和常用公式
§4.4 逻辑函数及其表示方法 §4.5 逻辑函数的公式化简法 §4.6 逻辑函数的卡诺图化简法
数字时代已到来
数字电路是数字电子技术的核心，是计算机 和数字通信的硬件基础。
本章重点
数字电路的基本概念
逻辑代数的基本运算：与、或、非三种。
4.2.1 逻辑与
B
Y AB
只有当决定一件事情的条件全部具 备之后，这件事情才会发生，否则 Y 不发生。这种逻辑关系称为逻辑与 的关系。逻辑与的运算符号是“•”， 也可以省略。
A
A 断 通 断 通
B 断 断 通 通
Y 暗 暗 暗 亮
AB Y
0 1 0 1 0 0 0 0 1 0 1 1
t (ms)
2、数字信号在电路中往往表现为突变的电压或电流
（2）信号从高电平变为低电平， 或者从低电平变为高电平是 一个突然变化的过程，这种 信号又称为脉冲信号。
数字逻辑第四章答案
1 第4章 作业答案1、某工厂有三个车间，每个车间各需1kW 电力。
这三个车间有两台发电机组供电，一台是1kW ，另一台是2kW 。
三个车间经常不同时工作，有时共有1个车间工作，有时两个或三个车间同时工作。
为了节省能源又能保证电力供应，请设计一个逻辑电路，能自动完成供电分配任务。
（所需要的门电路输入引脚个数和类型无限制要求，但是尽量用与非门和异或门实现）。
解：设A 、B 、C 分别为三个车间工作时的电力需求情况，1为工作，需要用电，0为不工作不需要电力供应；输出为两个F 1、F 2，F 1=1表示需要1Kw 的发电机供电，F 2=1表示需要2Kw 的发电机供电，根据题意列阵真值根据真值表得F 1和F 2的逻辑函数为：电路图为：2、分析下面逻辑电路图的功能。
解：根据电路图写出布尔表达式为：BC A BC A F +=∙=根据真值表可知，当A 为1或B 、C 同时为1时，输出F=1；此电路可看作一个表决电路，A 为主裁判，B 、C 为副裁判，规则为：当主裁判通过或两个副裁判同时通过时，最终表决结果F 为通过。
3、使用74138和与非门（输入引脚数目无限制）实现函数BC A F +=解：将函数扩展成为最小项表达式：也可以如下操作：4、使用74151和逻辑门实现下列逻辑函数。
（1）∑=)7,3,1,0(),,(m C B A F解：7766554433221100D m D m D m D m D m D m D m D m Y +++++++=令输入D 0、D 1、D 3、D 7为1，D 2、D 4、D 5、D 6为0，可得：（2）∑=)14,11,9,5,4,3,1(),,,(m D C B A F （可参考课本P89 例解：ABC D A B B D F ++++++=设ABC 为输入地址，则有：D 2输入1，D 3、D 6输入0，D 0、D 1、D 4、D 5输入变量D ，D 7输入D。
数字逻辑第四章(修改后)
数字逻辑
华南理工大学出版社
4.1 时序电路概述
数字逻辑电路可分为两大类： 组合逻辑电路 时序逻辑电路 组合电路的输出仅由当前输入决定。 时序电路是指它的输出不仅取决于当前输入，而且也取 决于过去的输入序列，即过去输入序列不同，则在同一 当前输入的情况下，输出也可能不同。
数字逻辑
华南理工大学出版社
Q0
串行输入Di
D
SET
Q1
D
SET
Q2
D
SET
Q3
D
SET
Q Q
Q Q
Q Q
Q Q
Do
串行输出
D0
CLR
D1
CLR
D2
CLR
D3
CLR
移位时钟CP
设在CP的4个周期内串行输入端输入的代码为1010，寄存器的初始状态为 Q0Q1Q2Q3=0000，那么在移位时钟信号CP的作用下，在以后4个周期内存储器的 状态如表4-11所示。
SD
CP
J
J
0 0
K
0 1 0 1
(c)功能表
Qn+1 Qn
0 1
J
SET
Q
Q
J K
K
K
RD
CLR
Q
Q
1 1
(d)波形图
Q
(b)图形符号
Qn
JK触发器特征方程: Q n1 J Q n KQ n
数字逻辑
华南理工大学出版社
K
Q1
Q
CP
主
从
J
Q1
Q
(a)逻辑图
数字逻辑
华南理工大学出版社
4.2.4 T触发器
数字逻辑第四章
第四章组合逻辑电路----------------------------------------------------------------------------1 : 在组合电路中，任意时刻的输出与A:该时刻的输入无关，与电路的原来状态有B:该时刻的输入有关，与电路的原来状态有关C:该时刻的输入无关，与电路的原来状态无关D:该时刻的输入有关，与电路的原来状态无关您选择的答案: 正确答案：D知识点：组合逻辑电路的特点：组合逻辑电路中，任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关----------------------------------------------------------------------------2 : 编码器的逻辑功能是将A:输入的高、低电平编成对应输出的高、低电平B:输入的二进制代码编成对应输出的高、低电平C:输入的高、低电平编成对应输出的二进制代码D:输入的二进制代码编成对应输出的二进制代码您选择的答案: 正确答案：C知识点：在二值逻辑电路中，编码器的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码----------------------------------------------------------------------------3 : 对于普通编码器和优先编码器下面的说法正确的是A:普通编码器和优先编码器都允许输入多个编码信号B:普通编码器和优先编码器都只允许输入一个编码信号C:普通编码器只允许输入一个编码信号，优先编码器允许输入多个编码信号D:普通编码器允许输入多个编码信号，优先编码器只允许输入一个编码信号您选择的答案: 正确答案：C知识点：在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱；优先编码器在设计时已将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码，所以允许同时输入两个以上的编码信号----------------------------------------------------------------------------4 : 8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为A:101B:100C:001D:010您选择的答案: 正确答案：D知识点：优先编码器74HC148中的输入端I5’比I1’的优先权高，所以对I5’的信号进行编码，但74HC148输出的是反码----------------------------------------------------------------------------5 : 二—十进制编码器输出为A:三位二进制数B:BCD代码C:十进制数D:二十进制数您选择的答案: 正确答案：B知识点：二—十进制编码器是将10个输入信号分别编成10个BCD代码----------------------------------------------------------------------------6 : 译码器的逻辑功能是将A:输入的二进制代码译成对应输出的二进制代码B:输入的高、低电平译成对应输出的二进制代码C:输入的高、低电平译成对应输出的高、低电平D:输入的二进制代码译成对应输出的高、低电平您选择的答案: 正确答案：D知识点：译码是编码的反操作，译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号----------------------------------------------------------------------------7 : 3线—8线译码器74HC138，当片选信号S1S2´S3´为（）时，芯片被选通A:010B:100C:001D:101您选择的答案: 正确答案：B知识点：74HC138的控制端S1=1，S2´+S3´=0时，译码器处于工作状态----------------------------------------------------------------------------8 : 3线—8线译码器74HC138，数据输入端A2A1A0为011时，输出A:Y3´为0B:Y3´为1C:Y4´为0D:Y4´为1您选择的答案: 正确答案：A知识点：011十进制为3----------------------------------------------------------------------------9 : 二—十进制译码器输入为（）A:BCD代码B:三位二进制数C:十进制数D:二十进制数您选择的答案: 正确答案：A知识点：二—十进制译码器的逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号----------------------------------------------------------------------------10 : BCD—七段显示译码器7448当（）时，使本该显示的0熄灭A:灭零输入RBI’为0，且数据输入为0B:灭零输入RBI’为0C:灭零输入RBI’为1，且数据输入为0D:灭零输入RBI’为1您选择的答案: 正确答案：A知识点：灭零输入RBI’为0时，把不希望显示的零熄灭----------------------------------------------------------------------------11 : 数据选择器输入数据的位数m和输入地址的位数n之间的关系是A:m=nB:m=2nC:m=2nD:m与n无关系您选择的答案: 正确答案：C知识点：输入地址组成的二进制状态数与输入数据的位数相同----------------------------------------------------------------------------12 : 超前进位加法器74LS283当被加数A=1010，加数B=0101，低位进位Ci=1时，则求和的结果是A:S=1111，Co=1B:S=0000，Co=1C:S=1111，Co=0D:S=1111，Co=0您选择的答案: 正确答案：B知识点：将加数与被加数以及进位输入作二进制加法运算----------------------------------------------------------------------------13 : 下列说法正确的是A:加法器不可以设计成减法器B:用加法器可以设计任何组合逻辑电路C:用加法器不可以设计组合逻辑电路D:用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式您选择的答案: 正确答案：D知识点：如果要产生的逻辑函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式，则可用加法器来设计这个逻辑函数----------------------------------------------------------------------------14 : 4位数值比较器74LS85三个扩展端不用时应按（）连接A:选项AB:选项BC:选项CD:选项D您选择的答案: 正确答案：B知识点：----------------------------------------------------------------------------15 : 两输入的与门在下列（）时可能产生竞争—冒险现象A:一个输入端为0，另一个端为1B:一个输入端发生变化，另一个端不变C:两个不相等的输入端同时向相反的逻辑电平跳变D:两个相等的输入端同时向相反的逻辑电平跳变您选择的答案: 正确答案：C知识点：门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争----------------------------------------------------------------------------16 : 以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路A:二进制译码器B:数据选择器C:数值比较器D:七段显示译码器您选择的答案: 正确答案：B知识点：数据选择器只有一个输出端，其余不是----------------------------------------------------------------------------17 : 若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位A:5B:6C:10D:50您选择的答案: 正确答案：B知识点：编码对象的个数小于等于输出二进制代码位数的n次方。
数字逻辑第四章课后答案
习题4解答4-1试用与非门设计实现函数F(A,B,C,D)=Σm(0,2,5,8,11,13,15)的组合逻辑电路。
解：首先用卡诺图对函数进行化简，然后变换成与非-与非表达式。
化简后的函数4-2试用逻辑门设计三变量的奇数判别电路。
若输入变量中1的个数为奇数时，输出为1，否则输出为0。
解：本题的函数不能化简，但可以变换成异或表达式，使电路实现最简。
真值表： 逻辑函数表达式：CB AC B A C B A C B A Y ⋅⋅+⋅⋅+⋅⋅+⋅⋅=CB A ⊕⊕=)(ACDD C B D B A D C B ACD D C B D B A D C B ACD D C B D B A D C B F ⋅⋅⋅⋅⋅⋅⋅=++⋅⋅+⋅⋅=++⋅⋅+⋅⋅=逻辑图B ACDF4-3用与非门设计四变量多数表决电路。
当输入变量A、B、C、D有三个或三个以上为1时输出为1，输入为其他状态时输出为0。
解：真值表：先用卡诺图化简，然后变换成与非-与非表达式：逻辑函数表达式：4-4ACDBCDABC ABD ACDBCDABCABDACDBCDABCABDY⋅⋅⋅=+++=+ ++=逻辑图用门电路设计一个代码转换电路，输入为4位二进制代码，输出为4位循环码。
解：首先根据所给问题列出真值表，然后用卡诺图化简逻辑函数，按照化简后的逻辑函数画逻辑图。
真值表： 卡诺图化简：Y 1的卡诺图Y 2的卡诺图 Y 3的卡诺图 Y 4的卡诺图化简后的逻辑函数：4-5图4.48所示是一个由两台水泵向水池供水的系统。
水池中安置了A 、B 、C 三个水位传感器。
当水池水位低于C 点时，两台水泵同时供水。
当水池水位低于B 点且高于C 点时，由水泵M1单独供水。
当水池水位低于A 点且高于B 点时，由水泵M2单独供水。
当水池水位高于A 点时，两台水泵都停止供水。
试设计一个水泵控制电路。
要求电路尽可能简单。
图4.48 习题4-5的示意图解：设水位低于传感器时，水位传感器的输出为1，水位高于传感器时，水位传感器的输出为0。
《数字逻辑设计》第4章 卡诺图
ABCF 0000 0 0 1× 0100 0 1 1× 1000 1 0 1× 1100 1111
无关项—— 不存在的或无意义的取值组合
A BC 00 01 11 10 00 ×× 0 10 × 1 0
F=C
01 1 1 1 1 11 1 1 1 1 10 1 0 0 1
如何从卡诺图读最简或与式 Step ② : 每个圈代表一个和项
Left 观察
Top
变量取值不同——消去
0: 原变量
变量取值相同
1: 反变量
CD AB 00 01 11 10
00 0 1 1 0
01 1 1 1 0 11 1 1 1 0 10 0 1 1 0
Unit 4 Karnaugh Maps
开关函数的最简形式 多变量卡诺图 填写卡诺图 卡诺图化简法
Properties of neighbor cells
单元格对应的最小项按格雷码摆放
任何两个相邻单元格对应的最小项只有一个变
量取值不同 1. 两变量 K. Map
B A
0
1
F=f(AB)
如何从卡诺图读最简与或式
从卡诺图中读取: 最简与或式（AND-OR ） 最简或与式（OR-AND ） 最简与或非式（AND-OR-NOT）
——自学（MOOC：4.2.2节）
如何从卡诺图读最简或与式
Step ①: 画圈 a).将相邻为0的小方格圈在一起。 (小方格的个数必须为
2m , m=0,1,2…) b).圈越大越好
01
00 1 1
01 1 1
11 0
0
10 1
0
11 10
01 00 11 11
Unit 4 Karnaugh Maps
数字逻辑设计课件-第4章-组合逻辑电路
逻辑 命题
逻辑 真值表
逻辑 函数式
SSI 函数式
化简 选定
器件类型 函数式
MSI、PLD 变换
逻辑 电路图
逻辑 电路图
2. 组合逻辑电路设计举例
例1：用与非门设计一个举重裁判表决电路。设举重比赛有 3个裁判，一个主裁判和两个副裁判。只有当两个或 两个以上裁判判明成功，并且其中有一个为主裁判时， 表明成功的灯才亮。
A
﹠ AB
B
C
﹠ BC ﹠
Y
﹠ AC
（1）逻辑函数表达式
（2）真值表
Y AB • BC • AC AB BC AC
（3 ）分析逻辑功能
输入变量两个以上为“1”时，输出为“1”。
输入变量两个以上为“0”时，输出为“0”。
“实现表决电路的功能”
ABC Y 000 0 001 0 010 0 011 1 100 0 101 1 110 1 111 1
➢ 设I7的优先级别最高，I6次之，依此类推，I0最低。 3位二进制优先编码器的真值表
逻辑函数式：
Y2
I7 I7
I7I6 I6
I7I6I5 I5 I4
I7I6I5I4
Y1 I7 I7I6 I7I6I5I4I3 I7I6I5I4I3I2 I7 I6 I5I4I3 I5I4I2
§4.1 概述
数字电路按其完成逻辑功能的不同特点，可以划分为 组合逻辑电路和时序逻辑电路两大类。
➢ 组合逻辑电路的特点
①从逻辑上讲，组合电路在任一时刻的输出仅由该时刻的
输入决定，而与过去的状态无关，电路无记忆功能。
… …
a1
y1
组合逻辑电路
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第四章组合逻辑电路----------------------------------------------------------------------------1 : 在组合电路中，任意时刻的输出与A:该时刻的输入无关，与电路的原来状态有B:该时刻的输入有关，与电路的原来状态有关C:该时刻的输入无关，与电路的原来状态无关D:该时刻的输入有关，与电路的原来状态无关您选择的答案: 正确答案：D知识点：组合逻辑电路的特点：组合逻辑电路中，任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关----------------------------------------------------------------------------2 : 编码器的逻辑功能是将A:输入的高、低电平编成对应输出的高、低电平B:输入的二进制代码编成对应输出的高、低电平C:输入的高、低电平编成对应输出的二进制代码D:输入的二进制代码编成对应输出的二进制代码您选择的答案: 正确答案：C知识点：在二值逻辑电路中，编码器的逻辑功能是将输入的每一个高、低电平信号编成一个对应的二进制代码----------------------------------------------------------------------------3 : 对于普通编码器和优先编码器下面的说法正确的是A:普通编码器和优先编码器都允许输入多个编码信号B:普通编码器和优先编码器都只允许输入一个编码信号C:普通编码器只允许输入一个编码信号，优先编码器允许输入多个编码信号D:普通编码器允许输入多个编码信号，优先编码器只允许输入一个编码信号您选择的答案: 正确答案：C知识点：在普通编码器中，任何时刻只允许输入一个编码信号，否则输出将发生混乱；优先编码器在设计时已将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码，所以允许同时输入两个以上的编码信号----------------------------------------------------------------------------4 : 8线—3线优先编码器74HC148输入端I1’、I5’同时有效时输出二进制数为A:101B:100C:001D:010您选择的答案: 正确答案：D知识点：优先编码器74HC148中的输入端I5’比I1’的优先权高，所以对I5’的信号进行编码，但74HC148输出的是反码----------------------------------------------------------------------------5 : 二—十进制编码器输出为A:三位二进制数B:BCD代码C:十进制数D:二十进制数您选择的答案: 正确答案：B知识点：二—十进制编码器是将10个输入信号分别编成10个BCD代码----------------------------------------------------------------------------6 : 译码器的逻辑功能是将A:输入的二进制代码译成对应输出的二进制代码B:输入的高、低电平译成对应输出的二进制代码C:输入的高、低电平译成对应输出的高、低电平D:输入的二进制代码译成对应输出的高、低电平您选择的答案: 正确答案：D知识点：译码是编码的反操作，译码器的逻辑功能是将每个输入的二进制代码译成对应的输出高、低电平信号----------------------------------------------------------------------------7 : 3线—8线译码器74HC138，当片选信号S1S2´S3´为（）时，芯片被选通A:010B:100C:001D:101您选择的答案: 正确答案：B知识点：74HC138的控制端S1=1，S2´+S3´=0时，译码器处于工作状态----------------------------------------------------------------------------8 : 3线—8线译码器74HC138，数据输入端A2A1A0为011时，输出A:Y3´为0B:Y3´为1C:Y4´为0D:Y4´为1您选择的答案: 正确答案：A知识点：011十进制为3----------------------------------------------------------------------------9 : 二—十进制译码器输入为（）A:BCD代码B:三位二进制数C:十进制数D:二十进制数您选择的答案: 正确答案：A知识点：二—十进制译码器的逻辑功能是将输入BCD码的10个代码译成10个高、低电平输出信号----------------------------------------------------------------------------10 : BCD—七段显示译码器7448当（）时，使本该显示的0熄灭A:灭零输入RBI’为0，且数据输入为0B:灭零输入RBI’为0C:灭零输入RBI’为1，且数据输入为0D:灭零输入RBI’为1您选择的答案: 正确答案：A知识点：灭零输入RBI’为0时，把不希望显示的零熄灭----------------------------------------------------------------------------11 : 数据选择器输入数据的位数m和输入地址的位数n之间的关系是A:m=nB:m=2nC:m=2nD:m与n无关系您选择的答案: 正确答案：C知识点：输入地址组成的二进制状态数与输入数据的位数相同----------------------------------------------------------------------------12 : 超前进位加法器74LS283当被加数A=1010，加数B=0101，低位进位Ci=1时，则求和的结果是A:S=1111，Co=1B:S=0000，Co=1C:S=1111，Co=0D:S=1111，Co=0您选择的答案: 正确答案：B知识点：将加数与被加数以及进位输入作二进制加法运算----------------------------------------------------------------------------13 : 下列说法正确的是A:加法器不可以设计成减法器B:用加法器可以设计任何组合逻辑电路C:用加法器不可以设计组合逻辑电路D:用加法器可以设计组合逻辑电路，但逻辑函数必须能化成两个数相加的形式您选择的答案: 正确答案：D知识点：如果要产生的逻辑函数能化成输入变量与输入变量或者输入变量与常量在数值上相加的形式，则可用加法器来设计这个逻辑函数----------------------------------------------------------------------------14 : 4位数值比较器74LS85三个扩展端不用时应按（）连接A:选项AB:选项BC:选项CD:选项D您选择的答案: 正确答案：B知识点：----------------------------------------------------------------------------15 : 两输入的与门在下列（）时可能产生竞争—冒险现象A:一个输入端为0，另一个端为1B:一个输入端发生变化，另一个端不变C:两个不相等的输入端同时向相反的逻辑电平跳变D:两个相等的输入端同时向相反的逻辑电平跳变您选择的答案: 正确答案：C知识点：门电路两个输入信号同时向相反的逻辑电平跳变的现象称为竞争----------------------------------------------------------------------------16 : 以下电路中，加以适当辅助门电路，（）适于实现单输出组合逻辑电路A:二进制译码器B:数据选择器C:数值比较器D:七段显示译码器您选择的答案: 正确答案：B知识点：数据选择器只有一个输出端，其余不是----------------------------------------------------------------------------17 : 若在编码器中有50个编码对象，则要求输出二进制代码位数为（）位A:5B:6C:10D:50您选择的答案: 正确答案：B知识点：编码对象的个数小于等于输出二进制代码位数的n次方。
n取最小值----------------------------------------------------------------------------18 : 一个16选一的数据选择器，其地址输入（选择控制输入）端有（）个A:1B:2C:4D:16您选择的答案: 正确答案：C知识点：输入地址组成的二进制状态数与输入数据的位数相同----------------------------------------------------------------------------19 : 组合逻辑电路消除竞争冒险的方法有（A:修改逻辑设计B:在输出端接入滤波电容C:后级加缓冲电路D:屏蔽输入信号的尖峰干扰您选择的答案: 正确答案：B知识点：输出端接入滤波电容可以滤除竞争冒险产生的尖峰----------------------------------------------------------------------------20 : 101键盘的编码器输出（）位二进制代码A:2B:6C:7D:8您选择的答案: 正确答案：C知识点：101键盘的编码器输出ASCII码----------------------------------------------------------------------------21 : 四选一数据选择器的数据输出Y与数据输入Di和地址码Ai之间的逻辑表达式为Y=（）A:A1´A0´D0+ A1´A0D1+ A1A0´D2+ A1A0D3B:A1´A0´D0C: A1´A0D1D:A1A0´D2您选择的答案: 正确答案：A知识点：四选一数据选择器的Y= A1´A0´D0+ A1´A0D1+ A1A0´D2+ A1A0D ----------------------------------------------------------------------------22 : 一个8选一数据选择器的数据输入端有（）个A:1B:2C:4D:8您选择的答案: 正确答案：D知识点：8选一数据选择器输入端为8----------------------------------------------------------------------------23 : 在下列逻辑电路中，不是组合逻辑电路的有A:译码器B:编码器C:全加器D:寄存器您选择的答案: 正确答案：D知识点：寄存器为时序逻辑电路----------------------------------------------------------------------------24 : 八路数据分配器，其地址输入端有（）个A:1B:2C:3D:4您选择的答案: 正确答案：C知识点：八路数据分配器数据输入端的个数等于2的n次方，n为地址输入端的个数----------------------------------------------------------------------------25 : 下列各函数等式中无冒险现象的函数式有A:F=B´C´+AC+A´BB:F=A´C´+BC+AB´C:F=A´C´+BC+AB´+A´C´D:F=B´C´+AC+A´B+BC+AB´+A´C´您选择的答案: 正确答案：D知识点：在其他变量取所有值时，如果不出现A+A´的形式就不会存在竞争冒险----------------------------------------------------------------------------26 : 函数F=A´C´+AB+B´C´，当变量取值为（）时，将不出现冒险现象A:B=C=1B:B=C=0C:A=1，C=0D:A=0，B=0您选择的答案: 正确答案：B知识点：在其他变量取所有值时，如果不出现A+A´的形式就不会存在竞争冒险----------------------------------------------------------------------------27 : 用三线-八线译码器74LS138实现反码输出的8路数据分配器，应A:S1=1，S2´=D，S3´=0B:S1=1，S2´=D，S3´=DC:S1=1，S2´=0，S3´=DD:S1=D，S2´=0，S3´=0您选择的答案: 正确答案：D知识点：译码器74LS138输出低电平有效，即输出与S1反相，与S2´、S3´同相----------------------------------------------------------------------------28 : 用四选一数据选择器实现函数Y= A1A0+ A1´A0，应使A:D0=D2=0，D1=D3=1B:D0=D2=1，D1=D3=0C:D0=D1=0，D2=D3=1D:D0=D1=1，D2=D3=0您选择的答案: 正确答案：A知识点：四选一数据选择器的Y= A1´A0´D0+ A1´A0D1+ A1A0´D2+ A1A0D3，若D0=D2=0，D1=D3=1，则Y= A1A0´+ A1A0----------------------------------------------------------------------------29 : 用三线-八线译码器74LS138和辅助门电路实现逻辑函数Y=A2+A2´A1´，应（）A:用与非门，Y=（Y0´Y1´Y4´Y5´Y6´Y7´）´B:用与门，Y=Y2´Y3´C:用或门，Y=Y2´+Y3´D:用或门，Y=Y=Y0´+Y1´+Y4´+Y5´+Y6´+Y7´您选择的答案: 正确答案：D知识点：Y=A2+A2´A1´= A2A1´A0´+ A2A1´A0+ A2A1A0´+ A2A1A0+ A2´A1´A0+ A2´A1´A0´=（Y0´Y1´Y4´Y5´Y6´Y7´）´---------------------------------------------------------------------------- 30 : 下列表达式中不存在竞争冒险的有（）A:Y=B´+ABB:Y=AB+BCC:Y=ABC´+AB´D:Y=(A+B´)AD´您选择的答案: 正确答案：D知识点：在其他变量取所有值时，如果出现A+A´的形式就会存在竞争冒险----------------------------------------------------------------------------。