复旦大学 01级数字集成电路设计期中测试

01级数字集成电路设计期中测试

2004．11

1．以下选项中不是EDA工具（括号内为开发公司）的是

A．Star-Hspice (Avanti) B．Star-Craft (Blizzard) C．Silicon-Ensemble (Cadence) D．Design-Compiler (Synopsys)

2．请写出图1所示的两种组合逻辑电路实现的功能，请问哪一种电路更好，为什么？

图1 组合逻辑电路

3．如图2所示的动态电路中，第一级的输出直接接第二级的栅，会有什么问题，请问改进的方法（改进后实现的功能不变）？

CLK

In

图2 动态组合逻辑

4．说明CMOS电路的Latch Up效应，请画出示意图并简要说明其产生原因。

5．图3所示为2输入选择器。该电路由完全互补的静态CMOS构成，电源电压为V DD＝5V，图中的三个电容都为0.5pF，不考虑其他电容的影响。

（1）设输入信号（S，A，B）相互独立，且它们为“1”的概率均为50％，

求输出节点X，Y，Z发生0→1转换的概率（P0→1）。

（2）如果输入信号的频率为50MHZ，求该电路的动态功耗。

图3 选择器

6．请画出图4所示版图对应的电路图

a．试问NMOS与PMOS的尺寸，λ＝0.6μm。

b．画出电压转移曲线，标出V OH,V OL,V M,V IH,V IL的位置并计算其值。