002 集成电路中的晶体管和其寄生效应

3、集成双极晶体管的无源寄生效应
3.1 集成NPN管中的寄生电阻
3.2 集成NPN管中的寄生电容
4、集成电路中的PNP管
• 关于集成PNP管的简介
1、单集电极横向PNP管
4.1 横向PNP管 4.2 衬底PNP管
4.3 自由集电极纵向PNP管
2、多集电极横向PNP管
3、大电流增益的复合PNP管
5、集成二极管
2）减小横向PNP管本身结构上的限制，提高器件特征频 率的措施主要有： （如图）
①
增加集电结结深
② 减小发射区周长 ③ 提高工艺精度以降低有效平均基区宽度 ④ 在与NPN管工艺兼容的前提下，降低外延层掺杂浓度，提高
发射区掺杂浓度
3）增大横向PNP管的临界工作电流的措施主要有： （如图）
图2.15
可以有效的增加发射极的有效周长和侧面积，提高电流容量
2、多集电极横向PNP管
如图，假如发射区与各集电区间距相等、集电结偏置 电压相等，则各集电极的电流正比于所对应的有效集电区 侧面积
图2.16
p32
下页集成电路中的实例
3、大电流增益的复合PNP管 有时候，要求PNP管的增益很大，这时可以采用复合 PNP管。如图（需要两个独立的隔离区）
其实际增益约为两管增益之积， 其工作原理我们在12章再详细介绍
3.2 集成NPN管中的寄生电容 寄生电容会使器件的高频性能、开关性能变坏。集成 晶体管中寄生电容可以分为下面三类：
1、与PN结有关的耗尽层势垒电容Cj 2、扩散电容CD
3、电极引线的延伸电极电容 电极引线电容一般相对较小，可以忽略
1、与PN结有关的耗尽层势垒电容Cj 势垒电容和PN结的杂质分布、外加偏压有关，也只能 近似的估算，或者通过查图表得到。
2）埋层的抑制作用，使这回集电极的少子路程增加
3）空穴的扩散系数只有电子扩散系数的1/3
• 横向PNP管开始发生大注入时的临界电流ICr小的原因：
• 改善措施？ 1）减小寄生纵向PNP管的影响，以提高横向PNP管的增 益，可采取如下措施： （如图）
①
在图形设计上减小发射区面积与周长比
② 在工艺上采用增加结深和采用埋层工艺的办法
P33
4.2 衬底PNP管
1、什么是衬底PNP管
2、衬底PNP管的特点 3、衬底PNP管的直流增益和特征频率
1、什么是衬底PNP管
2、衬底PNP管的特点
其集电区是公共衬底，直 流接最负电位，交流接地，所以 使用范围有限，只能作集电极接 最负电位的射极跟随器
①
② 其晶体管作用发生在纵向，
各结面较平坦，发射区面积可以 做得较大，电流容量大
由图可见，可以分为三部分。见下图 由于集电区的几何形状很复杂，而且电流的分布不均、 集电结偏压的变化都会影响rCS的大小，所以很难精确计算， 但是可以估算。 在此，我们简单的讨论一下这三个部分的电阻，看看 如何减小它们的阻值。见下图
图2.3
可见：三部分电阻中起主要作用的是rC2rC3，它们可用以下 办法来减小：下页
7.1 场区寄生MOSFET 7.2 寄生双极型晶体管 7.3 寄生PNPN效应
8、集成电路中的MOS晶体管模型
8.1 MOS1模型
8.2 MOS2模型
8.3 MOS3模型
1、理想本征晶体管的E-M模型
讨论方法： 先分析纵向NPN 再分析寄生PNP 然后得到等效电路图
p17
讨论的主题：
• 寄生晶体管何时起作用？NPN饱和或反向工作区 • 寄生晶体管对模拟电路和数字电路的影响有何不同点？ • 下面利用EM模型分析这个四层三结结构的晶体管的电流电压关系
p18
接下来我们利用这个模型讨论在各种工作情况 下，寄生晶体管对集成NPN管直流特性的影响。
2.0 集成电路中NPN管的设计
在数字电路中,主要元件有晶体管，二级管和电阻、电容不常用，先介绍晶体管。 一、晶体管版图设计（即确定其横向尺寸） 纵向NPN管在TTL电路是主要的有源器件。一般门电路中往往包含多个NPN 管，它们在电路中起的作用不同。因此，对它们的设计也不同。 1、最小面积晶体管 由图形最小尺寸和最小间距构成的晶体管 发射极接触孔最小，一般用图形最小尺寸。然后在它周围考虑最小间距逐 步套合。注意要考虑金属膜的影响。(如DE-B)下页放大图
下面看由晶体管的常用图形
3、晶体管常用图形
⑴单基极管：适用于电流较小，fT较高的场合 ⑵双基极管：LE-eff ↑ fT↓ ⑶双基极双集电极：集电极串联电阻rCS ↓ ，Vces ↓ ，Imax ↑
⑷双射极双集电极：rCS ↓
⑵ ⑶ ⑷ LE-eff 相同 下面看由晶体管的集电极串联电阻
4、集电极串联电阻rcs
• 为了减少寄生管的影响， 提高T1管的增益，可从器件的 版图和工艺上采取以下措施：
T1
图2.13
在图形上减少发射区 面积与周长比，可采用窄条 形或圆形
① ② 在工艺增加结深和采
T2
T3
用埋层工艺
返回改善措施
• 横向PNP管的特征频率小的原因主要是： 1）受器件结构和工艺的限制，横向PNP管有效平均基 区宽度大 （如图）
图2.4
3.1 集成NPN管中的寄生电阻 3.2 集成NPN管中的寄生电容
3.1 集成NPN管中的寄生电阻 由图可见，寄生电阻主要包括：rES、rCS、rB 1、发射极串联电阻 主要包括发射极接触电阻、发射区体电阻。以接触电 阻为主。在小电流下，都可忽略 E区高掺杂，电阻率很小 2、集电极串联电阻
减小rcs的途径：埋层，集电极接触孔N+深扩散（增加工序），版 图设计上，电极按BEC排列，采用双集电极或马蹄形集电极图形 （会增加芯片面积和寄生电容）
下面看由集成电路中晶体管图形实例
2.1 NPN管工作于正向工作区和截止区的情况
图2.1
由图可见，此时PNP管的发射结、集电极都反偏， PNP管截止，PNP管的存在对NPN管基本上没有影响，可 以忽略。
图2.11
2、扩散电容CD PN结反偏时，少子耗尽，所以CD可以不考虑；正偏时 需考虑。所以晶体管在不同的工作状态时，需要考虑的扩 散电容是不一样的。 在集成晶体管中，集电结正偏时，其扩散电容是较大 的，这会影响数字电路的速度。 为了减小扩散电容的影响，就要尽量减少集电结正偏 时的可动少子存储电荷，措施如下： • 采用低电阻率的薄外延层 • 减小管芯面积 • 将晶体管控制在浅饱和 • 采用集电区掺金以降低集电区少子寿命 • 采用防止C结正偏的电路结构（ECL）
③ 因为衬底作集电区，没有
有源寄生效应，不用作埋层
④ 基区为外延层，电阻较大，
为此，可将E、B短接
电极接触窗口放在就近的隔离槽 上
⑤ 为了减少rcs一般将集电极
3、衬底PNP管的直流增益和特征频率 相对而言，横向PNP管的 增益、特征频率、Icr都比较 小，只能用于小电流的情况。 而衬底PNP管，则可工作在 较大的电流下。如右图
5.1 一般集成二极管 5.2 集成齐纳二极管和次表面齐纳管
6、肖特基势垒二极管和肖特基箝位晶体管
6.1 肖特基势垒二极管（SBD） 6.2 肖特基箝位晶体管（SCT）
铝和N型硅接触形成 的肖特基势垒具有类 似PN结的整流特性
6.3 SBD、SCT的设计 （了解）
7、MOS集成电路中的有源寄生效应
4.3 自由集电极纵向PNP管 衬底PNP管由于其集电极接电路的最负电位，因而限 制了它的应用。自由集电极纵向PNP管也是纵向BJT，但 其集电极可接任意电位。如图：
• 关于集成PNP管的简介
双极集成电路中的基本器件是NPN管，但 常常也会用到PNP管。 而集成电路的工艺主要是针对大量应用的 NPN管设计的，因此PNP管都是在与NPN管制造 工艺兼容的情况下制造的，这样使得PNP管的增 益、特征频率较小。所以PNP管的单管性能不如 NPN，但是PNP管的使用确常常使电路的性能得 到很大的改善。
隔离槽的宽度 Mmin 点划线与实线重合 集电极n+接触孔,即扩散n+, 又当接触孔,合二为一
10
16
6
62
10 16
585
8
5
5 6 5
5 8 5 11 10 DC-I =16
16 DB-I=16
DB-B
DE-E 100
DE-B
DC-B=10
隔离槽的宽度 Mmin
点划线与实线重合
集电极n+接触孔,即扩 散n+,又当接触孔,合 二为一
le
lc dce
P Wd n+
n+ R1
WC
R5
R4 R3
R2
采用：de＝30μ、le＝10μ、dc＝20μ、lc＝120μ、dce＝46μ
Wc＝5.5μ、Wb＝4.5μ、ρc＝0.5Ωcm、 R□－BL＝20 Ω/ □
可得：rcs≌15.3Ω
如考虑工艺上的横向扩散、埋层反扩散、外延层因氧化而减薄 等因素，rcs还要小一些
由图可见，此时PNP管的发射结正偏、集电极反偏， PNP管工在在正向工作区 • 此时PNP管对NPN管的影响： • 减小PNP管的影响的办法：掺金、埋层。
3、集成双极晶体管的无源寄生效应
在实际的集成晶体管中还存在着寄生电容（势垒电容、 扩散电容等）、寄生电阻，如下图
图2.3
考虑了以上寄生电容（势垒电容、扩散电容等）、寄 生电阻之后，可以得到如下图所示的集成晶体管的等效电 路－－下页
4.1 横向PNP管
1、单集电极横向PNP管 2、多集电极横向PNP管
3、大电流增益的复合PNP管
1、单集电极横向PNP管
图2.12
图2.13
特点：BVEBO高； 结较深，掺杂低
下页集成电路中的实例
共射极电流增益小；
频率特性差，特征频率较小；
黑板上画图将 其结构弄清楚
临界电流ICr小。P31
• 出现以上现象的原因？ • 改善措施？
16
10 6
62
10
ຫໍສະໝຸດ Baidu
16
5 8 5
8
5
5 6 5
5 8 5 11
10
DC-I =16
16
DB-I=16 DB-B DE-E 100 DE-B DC-B=10
基区-隔离槽
最小面积晶体管 图例
下面看由电流容量确定的晶体管图形
2、电流容量
由于发射极电流的“电流集边”效应，晶体管最大工作电流： IEmax＝α LE- eff。 与发射区面积几乎无关 LE-eff为有效发射极周长。α为单位有效周长的最大工作电流
de
dc
估算方法：以双基双集为例（除2）
rcs 1 ( R1 R 2 R 3 R 4 R 5 ) 2 W W d d d 1 C ( C b ) R ( ce c e ) 2 lCd C le d e le lc 6lc 6le
R1 R5 R3 R2 R4 n+ n+
返回改善措施
• 横向PNP管的直流增益小的原因主要有以下两个： 1）横向PNP管本身结构上的限制（如图）
2）寄生纵向PNP管的影响（如图）
1）横向PNP管本身结构上的限制（如图）
图2.14
右图可见，其基区宽度不可能做的太小。
• T1一般处于正向工作区， 所以T3一般总是截止，其作用 相当于一反偏结电容。 • 因此 T2总处于正向工作区， 使T1管的增益降低。
C n+ P+ n-epi P-Si B P+ E n+ P+
n+ PN结正向偏压逐渐减小 IE-eff＝L ＋2Seff（有效条宽）≈L
在逻辑电路中α＝0.16-0.40mA/µm 如电流较大， IE-eff↑。 增大电流容量的途径：①L↑ ②双基极( LE-eff×2) ③双发射极( LE-eff×2)
第二章 集成电路中的 晶体管及其寄生效应
1、理想本征晶体管的E-M模型
指对其特性进行分析时，不考虑寄生效应的晶体管
2、集成双极晶体管的设计和有源寄生效应
2.0 集成电路中NPN管的设计 2.1 NPN管工作于正向工作区和截止区的情况
2.2 NPN管工作于反向工作区的情况
2.3 NPN管工作于饱和区的情况
减小rC3：采用深N+集电极接触扩散，如下图： 在满足工作电压的情况下，减小外延层厚度和 电阻率。
图2.6
rC2
rC3
下面看看 基区电阻
减小rC2：作埋层 电极按BEC顺序排列 采用双集电极或马蹄形集电极图形
2、基区电阻 由图可见，基区电阻同样可以分为三部分。
图2.7
rB3一般较小 基区电阻的存在，在大注入时会引起发射 极电流集边效应，而且影响模拟电路中的高频增 益和噪声性能。
2.2 NPN管工作于反向工作区的情况
图2.1
P19 掺金可以 降低PNP 基区的 少子寿命
由图可见，此时PNP管的发射结正偏、集电极反偏， PNP管工在在正向工作区。 • 此时PNP管对NPN管的影响： • 减小PNP管的影响的办法：掺金、埋层。
2.3 NPN管工作于饱和区的情况
图2.1
p19