M序列发生器

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

M 序列发生器
M 序列(即De Bruijn 序列)又叫做伪随机序列、伪噪声(PN)码或伪随机码。

可以预先确定并且可以重复实现的序列称为确定序列;既不能预先确定又不能重复实现的序列称随机序列;不能预先确定但可以重复产生的序列称伪随机序列。

m 序列发生器是一种反馈移位型结构的电路,它由n 级移位寄存器加异或反馈网络组成,其生成序列长度p =2n -1,且只有1 个冗余状态即全0 状态,所以称为最长线性反馈移位寄存器序列。

由于带有反馈,因此在移位脉冲作用下,移位寄存器各级的状态将不断变化,通常移位寄存器的最后一级做输出,输出序列为[a k ]=a 0a 1…a n -1…。

其组成框图如图3.1所示。

输出序列是一个周期序列,其特性由移位寄存器的级数、初始状态、反馈逻辑以及时钟速率(决定着输出码元的宽度)所决定。

当移位寄存器的级数与时钟确定时,输出序列就由移位寄存器的初始状态和反馈逻辑所完全确定。

当初始状态为全零状态时,移位寄存器输出全0 序列。

为了避免这种情况,需设置全0 排除电路。

数字基带信号V 1的本原多项式为84321)(x x x x x f ++++=,作为8级m 序列其最长时间周期为28-1=255,即第2,3,4,8级参与反馈经异或后送入第1 级。

所设计的8级m 序列如图3.3所示。

图3.1 m 序列组成框图
a n-11a n-22a 1n-1a 0n C 1C 2C n-1C n =1C 0=1
输出{a k }
依据上图原理,设计了一种通过手动置数产生M 序列的电路,其电路设计如图3.4所示,该图由Protel SE99绘制,再根据该图搭建硬件电路,图中的单刀开关可以用拨码开关代替。

电路分析:全0状态时,采用此方法设计的m 序列发生器不具有自启动特性。

为了使电路启动,可以断开开关S 1,将74LS194 的工作方式控制端S 1置高电平,这时S 1和S 0均为高电平,即S 1S 0=11,74LS194 处于置数状态,把输入端的初始状态10000000 置到输出端。

然后再闭合开关S 1,使74LS194 的工作方式控制端S 1处于低电平状态。

这时工作方式控制端S 1与S 0分别为低电平和高电平,即S 1S 0=01,74LS194 处于右移状态,在时钟作用下通过不断移位产生m 序列,由后级芯片的Q D 即12引脚输出。

图3.3 8级m 序列发生器原理框图 a 71a 6
2a 53a 44a 35a 26a 17a 08输出a{k}图3.4 数字基带信号发生器电路
由于题目要求M序列的数据率为10~100kbps,按10kbps 步进可调,数据率误差绝对值不大于1%,为了得到比较精确的时钟信号,所以我们采用MC9S12XS128单片机的PWM来产生时钟信号V1-clock,单片机相应的PWM口接入两片芯片的CLK引脚,具体情况见后文时钟信号模块。

相关文档
最新文档