项目3 3线-8线译码器设计
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
项目三
班级：09电信姓名：曾珍学号：33
1.
1)通过3线-8线译码器的设计，让学生掌握组合逻辑电路的设计方法。
2)掌握译码器的设计原理。
3)掌握Altera MAX+PLUS II原理图输入设计和VHDL语言输入设计的全过程。
2.
3线-8线译码器的真值表见表3-1。
表3-1
3.
1)利用原理图编辑法，在Mf函数的maxplus2里面调用74138器件（3线-8线译码器），加入输入和输出引脚。编程器件型号选择ACE1k系列的EP1K30TC144-3。完成项目编辑及功能仿真。
2)采用文本编辑法，即利用VHDL语言描述3线-8线译码器，代码如下。
然Biblioteka Baidu对其进行编译，编程器件型号选择ACE1k系列的EP1K30TC144-3，完成程序仿真，记录仿真数据。
4.
1)原理图编辑法设的3线-8线译码器的电路。
2)原理图编辑法仿真结果。简述仿真波形的意义。
3)采用VHDL语言设计的3线-8线译码器的仿真结果。简述仿真波形的意义。
5.
根据BCD-7段显示译码器的真值表，见表4-2，用VHDL语言描述BCD-7段显示译码器。进行编辑和仿真，写出设计的VHDL程序，并记录仿真数据。
班级：09电信姓名：曾珍学号：33
1.
1)通过3线-8线译码器的设计，让学生掌握组合逻辑电路的设计方法。
2)掌握译码器的设计原理。
3)掌握Altera MAX+PLUS II原理图输入设计和VHDL语言输入设计的全过程。
2.
3线-8线译码器的真值表见表3-1。
表3-1
3.
1)利用原理图编辑法，在Mf函数的maxplus2里面调用74138器件（3线-8线译码器），加入输入和输出引脚。编程器件型号选择ACE1k系列的EP1K30TC144-3。完成项目编辑及功能仿真。
2)采用文本编辑法，即利用VHDL语言描述3线-8线译码器，代码如下。
然Biblioteka Baidu对其进行编译，编程器件型号选择ACE1k系列的EP1K30TC144-3，完成程序仿真，记录仿真数据。
4.
1)原理图编辑法设的3线-8线译码器的电路。
2)原理图编辑法仿真结果。简述仿真波形的意义。
3)采用VHDL语言设计的3线-8线译码器的仿真结果。简述仿真波形的意义。
5.
根据BCD-7段显示译码器的真值表，见表4-2，用VHDL语言描述BCD-7段显示译码器。进行编辑和仿真，写出设计的VHDL程序，并记录仿真数据。