集成电路版图设计基础电阻电容匹配ppt
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
在跳线上插入通孔对
-
3 互联寄生
精确匹配电容也受到寄生电容的影响
例如10kA的绝缘层上的金属，导线电容率为 0.035fF/um2,1um宽，200um长金属产生7fF电容，是 1pF电容的7%。
通过增加导线长度增加电容匹配
-
4 刻蚀速率的变化
多晶电阻由刻蚀多晶形成，刻蚀速率取决于多 晶硅开孔的大小，越大刻蚀剂进入多，速度越 快，大开孔边缘处刻蚀更严重，使得距离很远 的多晶硅图形比近距离的图形宽度小。
中间电阻宽度更大一点。
-
4 刻蚀速率的变化
增加虚拟dummy电阻，
虚拟电阻 间距相同，可以很窄， 不连接或者接地（消除电荷积聚）
-
4 刻蚀速率的变化-电容
多晶硅电容类似，将虚拟电容放置在电 容周围，
-
5 光刻效应
光的干涉和衍射，造成线宽的变化和窄图 形的变化，对1um以上没有影响，所以匹配 器件不能采用亚微米尺寸；
增加虚拟单元可以避免光刻胶的显影速率 的变化
-
6 扩散相互作用
如扩散电阻， 相邻扩散区的尾部交叉，N和P型彼此削弱，
相同则增强，使边缘的电阻和中间的电阻值略 不同。
在两端加入虚拟电阻， 并具有相同宽度，可 以保证掺杂分布均匀。
-
7 氢化
金属走线一般不应该大范围的从电阻上方跨过 ：在金属化系统的淀积和刻蚀过程会引入氢，氢通 过消除晶粒间界的悬挂键和氢补偿能够影响多晶硅 电阻的阻值。
若金属走线在电阻上方跨过，各电阻段上的金 属覆盖量不同会导致金属化诱发失配。
需要精确匹配的器件之间的缝隙不应该用来走线
-
8、机械应力和封装偏移
应力会引起硅电阻率变化，金属和陶瓷封 装应力最小，但成本高
硅和环氧树脂的热膨胀系数相差10倍，随 着器件冷却产生应力
-
8、机械应力和封装偏移
压阻效应
电阻布局 热匹配
-
热电效应
只要两种材料接触，就会形成接触电势差，半导 体金属的接触电势差受温度强烈影响，如果接触 发生在不同的温度，电阻两端表现为电势差。
1℃将产生0.4mV电势差
分成偶数段 一半一个方向
-
折叠电阻接触孔靠近 热电效应
-
12 静电影响 静电场会引起载流子的耗尽和积累，
2、工艺偏差
电阻宽度的选择：
设宽度为2um 和4um的电阻：
若多晶硅刻蚀造成ΔW=0.1um，
则实际宽度比为(2.1)/(4.1)=0.512，造成2.4%的失配。 因此，
匹配电阻采用相同宽度消除工艺误差
-
2、工艺偏差
电阻长度的选择：
设长度为20um 和40um的电阻
若多晶硅刻蚀造成ΔL=0.2um，
-
共质心版图规则
一致性： 匹配器件的质心尽量一致 对称性 阵列的排布应关于X轴Y轴对称 分散性： 阵列应具有最大可能的分散性，器件的各
段应均匀分布在阵列中 紧凑型：应尽可能紧凑，最好是正方形
-
二维共质心阵列
二维对称轴，更好地消除梯度作用
称之为交叉耦合对， 电阻很少排列成交叉耦合对，电容、MOS管经常采用
多晶电阻无隔离岛
-
不连接匹配电阻的走线不能从电阻上穿 过，不仅耦合噪声，而导线和电阻间的 电场会调制电阻的电导率，
如2kΩ/■的HSR电阻 第一层金属可产生 0.1%V的电导调制，
-
电导调制的因素 （1）导线和下面电阻的电压差 （2）氧化层厚度和交叠面积
-
静电屏蔽
屏蔽层插在金属和电阻之间 屏蔽层接地，屏蔽层的衰减作用随频率增高而
-
匹配电阻
确定公因子，10kΩ和25kΩ，最大公因子 5kΩ，可以分成7个5kΩ的电阻段。
-
匹配电阻 电阻方块不小于5个，10个以上最好； 把分段串联或并联； 选择合适叉指结构；
-
各个电阻分成相同的段
Two in series Two in parallel Four in parallel
-
机械应力 应力梯度
-
电阻受应力的影响
质心
失配为：
减小压阻系数，选择低应力材料减少压力梯度，减 小电阻质心间距
-
共质心版图
匹配器件分成几个相同的部分，摆放 成对称结构，器件的质心位于穿过阵列 的对称轴的交叉点
-
共质心版图
ABA结构2:1：
ABAB，因为质心不完全对准，质心间距使得 器件易受应力诱发失配的影响。
则实际长度比为(20.2)/(40.2)=0.503，造成0.5%的失 配。因此，
把匹配电阻分成相同尺寸的电阻段消除工艺误差
分成2段，则实际长度比为 (20.2)/(20.2+20.2)=0.5
-
3 互联寄生
如果方块电阻小， 导线电阻、通孔电阻不可忽略 增加单段电阻的大小降 低通孔电阻的影响 增加通孔
降低，
-
静电屏蔽作用于电阻
电阻阵列中电阻压差很小可以采用公共屏蔽层; 如果方块电阻大，电压差超过几V，要单独屏蔽
-
静电屏蔽
-
电阻和电容的匹配
-
失配的原因-----随机变化
测得的器件比率相对于预期比率的偏离 比如一对10kΩ的电阻，制作后，测得为12.47kΩ和
12.34kΩ。两电阻的比率为1.0105，比预期比率略大 1%，这对电阻表现出1%的失配。
-
失配的原因-----随机变化
面变化
失配s m
k 面积
两个电容匹配
电阻容易受到电压调制的影响，
电容受周围电场耦合会引起电容值变化
静电场也能把噪声耦合到匹配电阻和电 容阵列的高阻节点。
-
电压调制
扩散电阻可能随着隔离岛和电阻体区电压 差的变化而变化
保持隔离岛-体区的电压差相同，即可消除失 配，如果电阻等值，偏压相同，就放置在同一 隔离岛内。
采用方块电阻较小的电阻，电压调制也 较小
匹配电容的较小者对失配起主要作用，
避免使用大的电容比率
-
电阻匹配
工艺随机变化 面变化
两个等值等宽度匹配电阻的情况 失配s 1 k WR
随机失配和电阻平方根成反比 随机失配和电阻宽度成反比
100kΩ和10kΩ的匹配
10kΩ由20kΩ的电阻并联，失配可降低1/2ຫໍສະໝຸດ Baidu
适当增加电阻宽度，使用串并联
-
-
11 温度梯度和热电效应
由于电阻的温度系数，设温度系数是2500ppm/C ，则两电阻相差一度， 则失配0.25%
特别是有功率器件时 越远离功率器件， 热梯度越小
-
热梯度
热分布的对称轴取决于功率器件的位置和方向
器件应该置于芯片的的轴上产生对称的热分布 ，尽可能远离匹配器件，倾向于中央，
-
-
3 互联寄生
精确匹配电容也受到寄生电容的影响
例如10kA的绝缘层上的金属，导线电容率为 0.035fF/um2,1um宽，200um长金属产生7fF电容，是 1pF电容的7%。
通过增加导线长度增加电容匹配
-
4 刻蚀速率的变化
多晶电阻由刻蚀多晶形成，刻蚀速率取决于多 晶硅开孔的大小，越大刻蚀剂进入多，速度越 快，大开孔边缘处刻蚀更严重，使得距离很远 的多晶硅图形比近距离的图形宽度小。
中间电阻宽度更大一点。
-
4 刻蚀速率的变化
增加虚拟dummy电阻，
虚拟电阻 间距相同，可以很窄， 不连接或者接地（消除电荷积聚）
-
4 刻蚀速率的变化-电容
多晶硅电容类似，将虚拟电容放置在电 容周围，
-
5 光刻效应
光的干涉和衍射，造成线宽的变化和窄图 形的变化，对1um以上没有影响，所以匹配 器件不能采用亚微米尺寸；
增加虚拟单元可以避免光刻胶的显影速率 的变化
-
6 扩散相互作用
如扩散电阻， 相邻扩散区的尾部交叉，N和P型彼此削弱，
相同则增强，使边缘的电阻和中间的电阻值略 不同。
在两端加入虚拟电阻， 并具有相同宽度，可 以保证掺杂分布均匀。
-
7 氢化
金属走线一般不应该大范围的从电阻上方跨过 ：在金属化系统的淀积和刻蚀过程会引入氢，氢通 过消除晶粒间界的悬挂键和氢补偿能够影响多晶硅 电阻的阻值。
若金属走线在电阻上方跨过，各电阻段上的金 属覆盖量不同会导致金属化诱发失配。
需要精确匹配的器件之间的缝隙不应该用来走线
-
8、机械应力和封装偏移
应力会引起硅电阻率变化，金属和陶瓷封 装应力最小，但成本高
硅和环氧树脂的热膨胀系数相差10倍，随 着器件冷却产生应力
-
8、机械应力和封装偏移
压阻效应
电阻布局 热匹配
-
热电效应
只要两种材料接触，就会形成接触电势差，半导 体金属的接触电势差受温度强烈影响，如果接触 发生在不同的温度，电阻两端表现为电势差。
1℃将产生0.4mV电势差
分成偶数段 一半一个方向
-
折叠电阻接触孔靠近 热电效应
-
12 静电影响 静电场会引起载流子的耗尽和积累，
2、工艺偏差
电阻宽度的选择：
设宽度为2um 和4um的电阻：
若多晶硅刻蚀造成ΔW=0.1um，
则实际宽度比为(2.1)/(4.1)=0.512，造成2.4%的失配。 因此，
匹配电阻采用相同宽度消除工艺误差
-
2、工艺偏差
电阻长度的选择：
设长度为20um 和40um的电阻
若多晶硅刻蚀造成ΔL=0.2um，
-
共质心版图规则
一致性： 匹配器件的质心尽量一致 对称性 阵列的排布应关于X轴Y轴对称 分散性： 阵列应具有最大可能的分散性，器件的各
段应均匀分布在阵列中 紧凑型：应尽可能紧凑，最好是正方形
-
二维共质心阵列
二维对称轴，更好地消除梯度作用
称之为交叉耦合对， 电阻很少排列成交叉耦合对，电容、MOS管经常采用
多晶电阻无隔离岛
-
不连接匹配电阻的走线不能从电阻上穿 过，不仅耦合噪声，而导线和电阻间的 电场会调制电阻的电导率，
如2kΩ/■的HSR电阻 第一层金属可产生 0.1%V的电导调制，
-
电导调制的因素 （1）导线和下面电阻的电压差 （2）氧化层厚度和交叠面积
-
静电屏蔽
屏蔽层插在金属和电阻之间 屏蔽层接地，屏蔽层的衰减作用随频率增高而
-
匹配电阻
确定公因子，10kΩ和25kΩ，最大公因子 5kΩ，可以分成7个5kΩ的电阻段。
-
匹配电阻 电阻方块不小于5个，10个以上最好； 把分段串联或并联； 选择合适叉指结构；
-
各个电阻分成相同的段
Two in series Two in parallel Four in parallel
-
机械应力 应力梯度
-
电阻受应力的影响
质心
失配为：
减小压阻系数，选择低应力材料减少压力梯度，减 小电阻质心间距
-
共质心版图
匹配器件分成几个相同的部分，摆放 成对称结构，器件的质心位于穿过阵列 的对称轴的交叉点
-
共质心版图
ABA结构2:1：
ABAB，因为质心不完全对准，质心间距使得 器件易受应力诱发失配的影响。
则实际长度比为(20.2)/(40.2)=0.503，造成0.5%的失 配。因此，
把匹配电阻分成相同尺寸的电阻段消除工艺误差
分成2段，则实际长度比为 (20.2)/(20.2+20.2)=0.5
-
3 互联寄生
如果方块电阻小， 导线电阻、通孔电阻不可忽略 增加单段电阻的大小降 低通孔电阻的影响 增加通孔
降低，
-
静电屏蔽作用于电阻
电阻阵列中电阻压差很小可以采用公共屏蔽层; 如果方块电阻大，电压差超过几V，要单独屏蔽
-
静电屏蔽
-
电阻和电容的匹配
-
失配的原因-----随机变化
测得的器件比率相对于预期比率的偏离 比如一对10kΩ的电阻，制作后，测得为12.47kΩ和
12.34kΩ。两电阻的比率为1.0105，比预期比率略大 1%，这对电阻表现出1%的失配。
-
失配的原因-----随机变化
面变化
失配s m
k 面积
两个电容匹配
电阻容易受到电压调制的影响，
电容受周围电场耦合会引起电容值变化
静电场也能把噪声耦合到匹配电阻和电 容阵列的高阻节点。
-
电压调制
扩散电阻可能随着隔离岛和电阻体区电压 差的变化而变化
保持隔离岛-体区的电压差相同，即可消除失 配，如果电阻等值，偏压相同，就放置在同一 隔离岛内。
采用方块电阻较小的电阻，电压调制也 较小
匹配电容的较小者对失配起主要作用，
避免使用大的电容比率
-
电阻匹配
工艺随机变化 面变化
两个等值等宽度匹配电阻的情况 失配s 1 k WR
随机失配和电阻平方根成反比 随机失配和电阻宽度成反比
100kΩ和10kΩ的匹配
10kΩ由20kΩ的电阻并联，失配可降低1/2ຫໍສະໝຸດ Baidu
适当增加电阻宽度，使用串并联
-
-
11 温度梯度和热电效应
由于电阻的温度系数，设温度系数是2500ppm/C ，则两电阻相差一度， 则失配0.25%
特别是有功率器件时 越远离功率器件， 热梯度越小
-
热梯度
热分布的对称轴取决于功率器件的位置和方向
器件应该置于芯片的的轴上产生对称的热分布 ，尽可能远离匹配器件，倾向于中央，
-