第三章 组合逻辑电路应用
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
74LS153
C
0 1 0 1 0Hale Waihona Puke Baidu1 0 1
00
01
11
10
0 0
0 1
1 1
0 1
Y 0 0 0 1 0 1 1 1
3、 输出函数式
A B C
& & & & & & & Y
≥1
Y=AB+BC+AC
4、用与门、或门设计电路 、用与门、
Y
A 5、用与非门设计电路 、 B C
Y = AB • BC • AC
思考： 若只用二输入与非门设计电路，如何画逻辑图？ 思考： 若只用二输入与非门设计电路，如何画逻辑图？
& &
Y0 1 0 0 0 Y0
S 端为控制端（片选端、使能端） 当S=0时，译码器工作； A1 当S=1时，译码器禁止， A0 所有的输出端均为0。
1 1
&
&
1
S
4）逻辑符号(2线—4线译码器) ）逻辑符号 输出1有效 Y3 Y2 Y1 Y0 S A1 A0 Y3 Y2 Y1 Y0 S A1 A0
Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z7
输 入
D2 D1 D0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
输
Z7 Z6 Z5 Z4 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1
I3 I2 I1 I0 A7 A6 A5 A4
I3 I2 I1 I0 A3 A2 A1 A0
四、常用集成编码器
1、74LS148 8线—3线优先编码器 0编码有效 输出3位二进制反码 2、74LS147 •二—十进制优先编码器 •0编码有效 •输出8421BCD反码 •10线—4线（实为9线—4线） •没有 I0 端: 当I9~I1全为1时，输出0000的反码1111
一、 二进制译码器
1、2位二进制译码器 、 位二进制译码器 1） 真值表 ） 2） 2） 输出表达式 3） 逻辑图 ）
Y0=A1A0=m0 Y1=A1A0=m1 Y2=A1A0=m2 Y3=A1A0=m3
输入 A1 A0 0 0 0 1 1 0 1 1 Y3
输 出 Y3 Y2 Y1 0 0 0 0 0 1 0 1 0 1 0 0 Y2 Y1
4、译码器的功能扩展 、 例： 试用两片2线—4线译码器组成3线—8线译码器，将输入的 三位二进制代码D2 D1 D0译成8个独立的低点平信号Z7~Z0。 1）题意3线—8线译码器的真值表 题意3 8 利用D 利用 2的0，使s1=0, (1)片工作； ， 使 s2=1, (2)片不工作。 利用D2的1，使s2=0, (2)片工作； 利用 ， 使 s1=1, (1)片不工作。
I3 I2 I1 I0 Y1 Y0 YS YEX
I3 I2 I1 I0
1 1 1 1 1
0
1
S
YEX Y1 Y0
I3 I2 I1 I0
X X X X
1
注
意
三、编码器的功能扩展（利用 YS 、YEX端） 编码器的功能扩展（
试用两片4线—2线优先编码器，将A0~A7 8个低电平输入信号 编为000~111 8个3位二进制代码。其中A7的优先权最高，A0的 优先权最低。输出原码。 2、工作原理 、 （1）片工作时： ）片工作时： Z2 1 YS1=1 S2=1 （2）片不工作 ） 此时，YEX1=0 Z2=1
01 11 10
逻辑功能：把输入的每一个高低电平变成对应的二进制代码。 逻辑功能 一、普通编码器 特点：任何时刻只允 许输入一个编码信号， 否则输出将发生混乱。 Y1 I1I0 00 I3I2 00 X 01 X 11 X 10 X I3 0 1 1 1 I2 1 0 1 1 I1 1 1 0 1 I0 1 1 1 0 Y1 Y0 1 1 0 0 1 0 1 0
I3 I2 I1 I0 6、说明 、
I3 I2 I1 I0 由逻辑符号知电路的特点： 0编码有效，输出两位二进制原码。
1）电路中的I0 端可以去掉， 因为当I3I2I1 = 111时，必然输出0的两位代码00， I 所以， 0 端叫做“隐含端” 2）若电路符号如右 表示电路特点为： 0编码有效， 输出两位二进制反码。
0 0 1 1 0 1 0 1
I3的优先权最高， 0 X X X
1 0 X X I0的优先权最低。 1 1 0 X 1 1 1 0 输出反码。
Y1 I1I0 00 01 11 10 I3I2 0 0 0 00 0 0 0 0 01 0 1 X 1 11 1 0 0 0 10 0
2. 输出函数式 Y1=I3I2 Y0=I3 I2+I3I1
§3-2
组合逻辑电路的分析和设计
3.2.1 组合逻辑电路的分析
一、分析方法 已知组合逻辑电路 写输出逻辑表达式
化简
分析其功能
填真值表
分析其功能
&
二、举例
组合逻辑电路如图， 试分析其逻辑功能。 。
A B
& &
&
Y
解 ：1 ) 、根据逻辑图写输出逻辑表达式并化简
Y = AB •A • AB • B = AB • A + AB • B
输出0有效
输出0有效的2线—4线译码器可用与非门构成，
Y 0 = A1 A 0 = m 0
Y 2 = A1 A 0 = m 2
Y 3 = A1 A 0 = m 3
输出逻辑表达式
Y1 = A1 A 0 = m 1
5）常用集成2线—4线译码器 ）常用集成 线 线译码器 74LS139： 双2线—4线译码器
Y13Y12Y11 Y10 Y23Y22Y21Y20 74LS139 S 1 A11 A10 S 2 A21 A20
2、三位二进制译码器 、 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 三位二进制译码器即3线—8线译码器， 常用3线—8线译码器有74LS138 逻辑符号（输出0有效）： 逻辑符号 它能将三位二进制数的每个代码分别译成低电平。 当控制端S1S2S3=100 时，译码器处工作状态， 译码器禁止时，所有输出端都输出无效电平 （高电平）。 3、综合 、 1）同理,四位二进制译码器为4线—16线译码器 2）二进制译码器就是n线—2n线译码器， 即，n变量全部最小项的译码器。 74LS138 S1 S2 S3 A2 A1 A0
• 提示：将函数式化为 Y=（AB •BC）AC 的形式画逻辑图。
§3 - 3
若干常用的组合逻辑电路
编码器 译码器 数据选择器 加法器 数值比较器 常用组合逻辑电路的应用
3-3-1 3-3-2 3-3-3 3-3-4 3-3-5 3-3-6
3-3-1
编码器
1、真值表 、 以两位二进制 编码器为例： 2 、卡诺图
根据功能要求 列真值表 填卡诺图化简逻辑函数
写最简与或式
用多种基本门设计逻辑电路 用与非门设计逻辑电路 解：
A
0 0 0 0 1 1 1 1
变为与非与非式
二、 举例
试设计一个三人多数表决电路， 要求提案通过时输出为1，否则为0。 2、填卡诺图 化简逻辑函数 、
Y BC
A 0 1
1、列真值表 、
B
0 0 1 1 0 0 1 1
三、显示译码器
1、七段字符显示器（七段数码管） 、七段字符显示器 由七个发光二极管组成的数码显示器叫做LED数码管， 或LED七段显示器，可以显示十进制数。
LED数码管外形图
f e
a g d
b c h
等效电路： +U
a b c d e f g a b c d e f g
共阳极，需0驱动 0
共阴极，需1驱动 1
第三章
§3.1 概述
组合逻辑电路应用
§3.2 组合逻辑电路的分析和设计 §3.3 若干常用的组合逻辑电路 组合电路中的竞争—冒险现象 §3.4 组合电路中的竞争 冒险现象
§3 - 1
数字电路
概述
组合逻辑电路 时序逻辑电路
组合逻辑电路的特点
功能特点 任意时刻的输出信号只与此时刻的输入信号 有关，而与信号作用前电路的输出状态无关 电路特点 不包含有记忆功能的单元电路， 也没有反馈电路。
0
反码输出
( (Y
EX
) =Y S)
S
0
S
YEX Y1 Y0
YS
I3 I2 I1 I0
有“0” ” 1 1 1 YS 1 1 YS
1
入
X 1 X X 0 1 X 1 X X X 0
输
1 1 1 1 0 0 0 1 1 0 1 1
出
0 1 1 0 1 1 0 1 0 1 0 1 0
S
YEX Y1 Y0
Y0 I1I0 00 01 11 10 I3I2 0 0 0 00 0 0 0 0 01 0 0 X 1 11 0 1 1 1 10 1
3 、逻辑符号 附加的功能端有： ： S: 选通输入端（使能端） YS: 选通输出端 Y S = I S YEX：输出扩展端 ： 4 、功能表 输
S 1 0 0 0 0 0 X 1 0 1 1 1 X 1 X 0 1 1
(2) S1 S2 A1 A0
(1) S1 S2 1 A1 A0
二、二—十进制译码器 十进制译码器 （以8421BCD码的译码器为例） D2 1、功能：能将8421BCD码译成对应的高、低点平。
D1 D0
2、结构：4线—10线，没有片选端。 3、常用集成8421BCD码译码器有74LS042， （图略） 它有A3~A0四个输入端，有Y9~Y0十个输出端。
BCD码 2、 BCD码七段显示译码器
为了使七段数码管显示BCD代码所表示 的十进制数，必须使用显示译码器，将 显示译码器， 显示译码器 BCD代码译成数码管所需的驱动信号。 常用可以驱动共阴极LED数码管的 共阴极LED 共阴极LED 显示译码器有74LS248 。 74LS248等。 74LS248 a b c d e f g 74LS248 A3 A2 A1 A0
= A A + B + B A + B = A B + AB
2）、根据逻辑表达式列真值表 3）、由真值表分析逻辑功能 当AB相同时，输出为0 异或功能。 当AB相异时，输出为1
A
0 0 1 1
(
) (
)
B
0 1 0 1
Y
0 1 1 0
3.2.2 组合逻辑电路的设计
一、设计方法（用基本门设计电路） 设计方法
出
Z3 Z2 Z1 Z0 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Y3 Y2 Y1 Y0 （2） ） A1 A0 S
1
Y3 Y2 Y1 Y0 （1） ） A1 A0 S D2 D1 DO
2）连线图之一 ）
3）连线图之二 ） 如果译码器的片选端有多个, 输入端可如图连线： D2 = 0 时，(1)片工作; D2 = 1 时，(2)片工作.
YEX
Y2 Y1 Y0
74LS148 YS S I7 I6 I5 I4 I3 I2 I1 I0
Y3 Y2 Y1 Y0
74LS147
I9 I8 I7 I6 I5 I4 I3 I2 I1
3-3-2
译码器
逻辑功能： 逻辑功能：将输入的每个代码分别译成高电平（或低电平）。 常用有：二进制译码器 、二—— 十进制译码器 、 显示译码器 常用有
10
3、输出 、 函数式
X X 0 X
X 1 X 1
X X 0 X
Y0 I1I0 00 I3I2 00 X 01 X 11 X 10 X
01 11
X X 1 X
X 1 X 0
X X 0 X
Y1=I3I2
Y1=I3I2
Y0=I3I1
Y0=I3I1
4 、 逻辑图 Y1
& &
5、逻辑符号 、 Y0
Y1 Y0 4线——2线
Y1 Y0 4线——2线
I3 I2 I1 I0
位二进制编码器为例） 二、优先编码器（以2位二进制编码器为例） 优先编码器（ 位二进制编码器为例
特点：允许输入端同时有多个编码信号，但， 电路只对优先权较高的一个进行编码。 1、真值表 、 要求： 要求： 输 入 输出 I3 I2 I1 I0 Y1 Y0
3-3-3 数据选择器
数据选择器 数据 选 数据 Y 选 地 址 码
3
数据选择器 A1 A0
1 1 3 Y
3
&
A1 A0
选 S 3
四、逻辑符号（附加控制端） 逻辑符号（
常用集成四选一数据选择器有74LS153，内含双四选一电路。 八选一数据选择器有三位地址码A2A1A0 可在八位数据D7 ~ D0选择某一位。（图略）
YEX Y1 Y0 S （1） YS YEX Y1 Y0 S （2） YS
1、连线图 、 Z1
&
Z0
&
可编出 111、110、101、100 、 、 、 不工作时： （1）片输入全 不工作时： ）片输入全1不工作时 YS1=0 S2=0 （2）片工作 ） 此时，YEX1=1 Z2=0 可编出 011、010、001、000 、 、 、
C
0 1 0 1 0Hale Waihona Puke Baidu1 0 1
00
01
11
10
0 0
0 1
1 1
0 1
Y 0 0 0 1 0 1 1 1
3、 输出函数式
A B C
& & & & & & & Y
≥1
Y=AB+BC+AC
4、用与门、或门设计电路 、用与门、
Y
A 5、用与非门设计电路 、 B C
Y = AB • BC • AC
思考： 若只用二输入与非门设计电路，如何画逻辑图？ 思考： 若只用二输入与非门设计电路，如何画逻辑图？
& &
Y0 1 0 0 0 Y0
S 端为控制端（片选端、使能端） 当S=0时，译码器工作； A1 当S=1时，译码器禁止， A0 所有的输出端均为0。
1 1
&
&
1
S
4）逻辑符号(2线—4线译码器) ）逻辑符号 输出1有效 Y3 Y2 Y1 Y0 S A1 A0 Y3 Y2 Y1 Y0 S A1 A0
Z7 Z6 Z5 Z4 Z3 Z2 Z1 Z7
输 入
D2 D1 D0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1
输
Z7 Z6 Z5 Z4 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1
I3 I2 I1 I0 A7 A6 A5 A4
I3 I2 I1 I0 A3 A2 A1 A0
四、常用集成编码器
1、74LS148 8线—3线优先编码器 0编码有效 输出3位二进制反码 2、74LS147 •二—十进制优先编码器 •0编码有效 •输出8421BCD反码 •10线—4线（实为9线—4线） •没有 I0 端: 当I9~I1全为1时，输出0000的反码1111
一、 二进制译码器
1、2位二进制译码器 、 位二进制译码器 1） 真值表 ） 2） 2） 输出表达式 3） 逻辑图 ）
Y0=A1A0=m0 Y1=A1A0=m1 Y2=A1A0=m2 Y3=A1A0=m3
输入 A1 A0 0 0 0 1 1 0 1 1 Y3
输 出 Y3 Y2 Y1 0 0 0 0 0 1 0 1 0 1 0 0 Y2 Y1
4、译码器的功能扩展 、 例： 试用两片2线—4线译码器组成3线—8线译码器，将输入的 三位二进制代码D2 D1 D0译成8个独立的低点平信号Z7~Z0。 1）题意3线—8线译码器的真值表 题意3 8 利用D 利用 2的0，使s1=0, (1)片工作； ， 使 s2=1, (2)片不工作。 利用D2的1，使s2=0, (2)片工作； 利用 ， 使 s1=1, (1)片不工作。
I3 I2 I1 I0 Y1 Y0 YS YEX
I3 I2 I1 I0
1 1 1 1 1
0
1
S
YEX Y1 Y0
I3 I2 I1 I0
X X X X
1
注
意
三、编码器的功能扩展（利用 YS 、YEX端） 编码器的功能扩展（
试用两片4线—2线优先编码器，将A0~A7 8个低电平输入信号 编为000~111 8个3位二进制代码。其中A7的优先权最高，A0的 优先权最低。输出原码。 2、工作原理 、 （1）片工作时： ）片工作时： Z2 1 YS1=1 S2=1 （2）片不工作 ） 此时，YEX1=0 Z2=1
01 11 10
逻辑功能：把输入的每一个高低电平变成对应的二进制代码。 逻辑功能 一、普通编码器 特点：任何时刻只允 许输入一个编码信号， 否则输出将发生混乱。 Y1 I1I0 00 I3I2 00 X 01 X 11 X 10 X I3 0 1 1 1 I2 1 0 1 1 I1 1 1 0 1 I0 1 1 1 0 Y1 Y0 1 1 0 0 1 0 1 0
I3 I2 I1 I0 6、说明 、
I3 I2 I1 I0 由逻辑符号知电路的特点： 0编码有效，输出两位二进制原码。
1）电路中的I0 端可以去掉， 因为当I3I2I1 = 111时，必然输出0的两位代码00， I 所以， 0 端叫做“隐含端” 2）若电路符号如右 表示电路特点为： 0编码有效， 输出两位二进制反码。
0 0 1 1 0 1 0 1
I3的优先权最高， 0 X X X
1 0 X X I0的优先权最低。 1 1 0 X 1 1 1 0 输出反码。
Y1 I1I0 00 01 11 10 I3I2 0 0 0 00 0 0 0 0 01 0 1 X 1 11 1 0 0 0 10 0
2. 输出函数式 Y1=I3I2 Y0=I3 I2+I3I1
§3-2
组合逻辑电路的分析和设计
3.2.1 组合逻辑电路的分析
一、分析方法 已知组合逻辑电路 写输出逻辑表达式
化简
分析其功能
填真值表
分析其功能
&
二、举例
组合逻辑电路如图， 试分析其逻辑功能。 。
A B
& &
&
Y
解 ：1 ) 、根据逻辑图写输出逻辑表达式并化简
Y = AB •A • AB • B = AB • A + AB • B
输出0有效
输出0有效的2线—4线译码器可用与非门构成，
Y 0 = A1 A 0 = m 0
Y 2 = A1 A 0 = m 2
Y 3 = A1 A 0 = m 3
输出逻辑表达式
Y1 = A1 A 0 = m 1
5）常用集成2线—4线译码器 ）常用集成 线 线译码器 74LS139： 双2线—4线译码器
Y13Y12Y11 Y10 Y23Y22Y21Y20 74LS139 S 1 A11 A10 S 2 A21 A20
2、三位二进制译码器 、 Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0 三位二进制译码器即3线—8线译码器， 常用3线—8线译码器有74LS138 逻辑符号（输出0有效）： 逻辑符号 它能将三位二进制数的每个代码分别译成低电平。 当控制端S1S2S3=100 时，译码器处工作状态， 译码器禁止时，所有输出端都输出无效电平 （高电平）。 3、综合 、 1）同理,四位二进制译码器为4线—16线译码器 2）二进制译码器就是n线—2n线译码器， 即，n变量全部最小项的译码器。 74LS138 S1 S2 S3 A2 A1 A0
• 提示：将函数式化为 Y=（AB •BC）AC 的形式画逻辑图。
§3 - 3
若干常用的组合逻辑电路
编码器 译码器 数据选择器 加法器 数值比较器 常用组合逻辑电路的应用
3-3-1 3-3-2 3-3-3 3-3-4 3-3-5 3-3-6
3-3-1
编码器
1、真值表 、 以两位二进制 编码器为例： 2 、卡诺图
根据功能要求 列真值表 填卡诺图化简逻辑函数
写最简与或式
用多种基本门设计逻辑电路 用与非门设计逻辑电路 解：
A
0 0 0 0 1 1 1 1
变为与非与非式
二、 举例
试设计一个三人多数表决电路， 要求提案通过时输出为1，否则为0。 2、填卡诺图 化简逻辑函数 、
Y BC
A 0 1
1、列真值表 、
B
0 0 1 1 0 0 1 1
三、显示译码器
1、七段字符显示器（七段数码管） 、七段字符显示器 由七个发光二极管组成的数码显示器叫做LED数码管， 或LED七段显示器，可以显示十进制数。
LED数码管外形图
f e
a g d
b c h
等效电路： +U
a b c d e f g a b c d e f g
共阳极，需0驱动 0
共阴极，需1驱动 1
第三章
§3.1 概述
组合逻辑电路应用
§3.2 组合逻辑电路的分析和设计 §3.3 若干常用的组合逻辑电路 组合电路中的竞争—冒险现象 §3.4 组合电路中的竞争 冒险现象
§3 - 1
数字电路
概述
组合逻辑电路 时序逻辑电路
组合逻辑电路的特点
功能特点 任意时刻的输出信号只与此时刻的输入信号 有关，而与信号作用前电路的输出状态无关 电路特点 不包含有记忆功能的单元电路， 也没有反馈电路。
0
反码输出
( (Y
EX
) =Y S)
S
0
S
YEX Y1 Y0
YS
I3 I2 I1 I0
有“0” ” 1 1 1 YS 1 1 YS
1
入
X 1 X X 0 1 X 1 X X X 0
输
1 1 1 1 0 0 0 1 1 0 1 1
出
0 1 1 0 1 1 0 1 0 1 0 1 0
S
YEX Y1 Y0
Y0 I1I0 00 01 11 10 I3I2 0 0 0 00 0 0 0 0 01 0 0 X 1 11 0 1 1 1 10 1
3 、逻辑符号 附加的功能端有： ： S: 选通输入端（使能端） YS: 选通输出端 Y S = I S YEX：输出扩展端 ： 4 、功能表 输
S 1 0 0 0 0 0 X 1 0 1 1 1 X 1 X 0 1 1
(2) S1 S2 A1 A0
(1) S1 S2 1 A1 A0
二、二—十进制译码器 十进制译码器 （以8421BCD码的译码器为例） D2 1、功能：能将8421BCD码译成对应的高、低点平。
D1 D0
2、结构：4线—10线，没有片选端。 3、常用集成8421BCD码译码器有74LS042， （图略） 它有A3~A0四个输入端，有Y9~Y0十个输出端。
BCD码 2、 BCD码七段显示译码器
为了使七段数码管显示BCD代码所表示 的十进制数，必须使用显示译码器，将 显示译码器， 显示译码器 BCD代码译成数码管所需的驱动信号。 常用可以驱动共阴极LED数码管的 共阴极LED 共阴极LED 显示译码器有74LS248 。 74LS248等。 74LS248 a b c d e f g 74LS248 A3 A2 A1 A0
= A A + B + B A + B = A B + AB
2）、根据逻辑表达式列真值表 3）、由真值表分析逻辑功能 当AB相同时，输出为0 异或功能。 当AB相异时，输出为1
A
0 0 1 1
(
) (
)
B
0 1 0 1
Y
0 1 1 0
3.2.2 组合逻辑电路的设计
一、设计方法（用基本门设计电路） 设计方法
出
Z3 Z2 Z1 Z0 1 1 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
Y3 Y2 Y1 Y0 （2） ） A1 A0 S
1
Y3 Y2 Y1 Y0 （1） ） A1 A0 S D2 D1 DO
2）连线图之一 ）
3）连线图之二 ） 如果译码器的片选端有多个, 输入端可如图连线： D2 = 0 时，(1)片工作; D2 = 1 时，(2)片工作.
YEX
Y2 Y1 Y0
74LS148 YS S I7 I6 I5 I4 I3 I2 I1 I0
Y3 Y2 Y1 Y0
74LS147
I9 I8 I7 I6 I5 I4 I3 I2 I1
3-3-2
译码器
逻辑功能： 逻辑功能：将输入的每个代码分别译成高电平（或低电平）。 常用有：二进制译码器 、二—— 十进制译码器 、 显示译码器 常用有
10
3、输出 、 函数式
X X 0 X
X 1 X 1
X X 0 X
Y0 I1I0 00 I3I2 00 X 01 X 11 X 10 X
01 11
X X 1 X
X 1 X 0
X X 0 X
Y1=I3I2
Y1=I3I2
Y0=I3I1
Y0=I3I1
4 、 逻辑图 Y1
& &
5、逻辑符号 、 Y0
Y1 Y0 4线——2线
Y1 Y0 4线——2线
I3 I2 I1 I0
位二进制编码器为例） 二、优先编码器（以2位二进制编码器为例） 优先编码器（ 位二进制编码器为例
特点：允许输入端同时有多个编码信号，但， 电路只对优先权较高的一个进行编码。 1、真值表 、 要求： 要求： 输 入 输出 I3 I2 I1 I0 Y1 Y0
3-3-3 数据选择器
数据选择器 数据 选 数据 Y 选 地 址 码
3
数据选择器 A1 A0
1 1 3 Y
3
&
A1 A0
选 S 3
四、逻辑符号（附加控制端） 逻辑符号（
常用集成四选一数据选择器有74LS153，内含双四选一电路。 八选一数据选择器有三位地址码A2A1A0 可在八位数据D7 ~ D0选择某一位。（图略）
YEX Y1 Y0 S （1） YS YEX Y1 Y0 S （2） YS
1、连线图 、 Z1
&
Z0
&
可编出 111、110、101、100 、 、 、 不工作时： （1）片输入全 不工作时： ）片输入全1不工作时 YS1=0 S2=0 （2）片工作 ） 此时，YEX1=1 Z2=0 可编出 011、010、001、000 、 、 、