第2章组合逻辑电路
数字电路与逻辑设计(第二版)章图文 (2)
第2章 组合逻辑电路
2.1 集成门电路 2.2 组合逻辑电路的分析和设计 2.3 组合逻辑电路中的竞争-冒险
第2章 组合逻辑电路
2.1 集成门电路
2.1.1 TTL门电路 TTL门电路由双极型三极管构成,它的特点是速度
快、抗静电能力强、集成度低、功耗大,目前广泛应用 于中、小规模集成电路中。TTL门电路有74（商用） 和54（军用）两大系列,每个系列中又有若干子系列,例 如，74系列包含如下基本子系列：
4)传输延时tP 传输延时tP指输入变化引起输出变化所需的时间,它 是衡量逻辑电路工作速度的重要指标。传输延时越短, 工作速度越快,工作频率越高。tPHL指输出由高电平变 为低电平时,输入脉冲的指定参考点（一般为中点）到 输出脉冲的相应指定参考点的时间。tPLH指输出由低电 平变为高电平时,输入脉冲的指定参考点到输出脉冲的 相应指定参考点的时间。标准TTL系列门电路典型的 传输延时为11ns;高速TTL系列门电路典型的传输延时 为3.3ns。HCT系列CMOS门电路的传输延时为7ns;AC 系列CMOS门电路的传输延时为5ns;ALVC系列CMOS 门电路的传输延时为3ns。
第2章 组合逻辑电路
图2―2和图2―3分别给出了TTL电路和CMOS电 路的输入/输出逻辑电平。
当输入电平在UIL(max)和UIH(min)之间时,逻辑电路可 能把它当作0,也可能把它当作1，而当逻辑电路因所接 负载过多等原因不能正常工作时,高电平输出可能低于 UOH(min),低电平输出可能高于UOL(max)。
第2章 组合逻辑电路
74AC和74ACT:先进CMOS(Advanced CMOS)。 74AHC和74AHCT:先进高速CMOS(Advanced High speed
精品课件-数字电子技术(第三版)(刘守义)-第2章
第2章 逻辑门电路
2.1.2 与门 图2.4所示为双输入单输出DTL与门电路及与门逻辑符号。
在图2.4(a)中， 当输入端A与B同时为高电平1(+5 V)时， 二 极管VD1、 VD2均截止， R中没有电流，其上的电压降为0 V， 输出端L为高电平1（+5 V）； 当A、 B中的任何一端为低电 平0（0 V）或A、 B端同时为低电平0时， 二极管VD1、 VD2的 导通使输出端L为低电平0(0.7 V)。
第2章 逻辑门电路 图 2.1 简易抢答器
第2章 逻辑门电路
4. 1） 检测IC 用数字集成电路测试仪测试IC的好坏。 如果IC上的字迹 模糊， 型号显示不清楚， 通过自动扫描检测的方式可以检 测其型号。
第2章 逻辑门电路
2） (1) 熟悉电路板。 电路可以连接在自制的PCB（印刷电 路板）上， 也可以焊接在万能板上， 或通过“面包板”插 接。 无论采用哪种电路板， 在连接电路之前， 都必须首先 对电路板的结构、 特点有足够的认识。 尤其是第一次使用 “面包板”的读者， 必须事先掌握它的使用方法。
第2章 逻辑门电路
2.1 逻 辑 门 电 路 2.1.1 非门
非门只有一个输入端和一个输出端， 输入的逻辑状态经 非门后被取反， 图2.2所示为非门电路及其逻辑符号。 在图 2.2(a)中， 当输入端A为高电平1(+5 V)时， 晶体管导通, L 端输出0.2～0.3 V的电压， 属于低电平范围； 当输入端为 低电平0（0 V）时， 晶体管截止， 晶体管集电极-发射极间 呈高阻状态， 输出端L的电压近似等于电源电压。
第2章 逻辑门电路 图2.9为描述双输入与非门输入与输出信号之间逻辑关系
图2.9 双输入端与非门波形图
《数字电子技术》教学课件(高教社) 第二章 门电路与组合逻辑电路 2.2.2知识点：CMOS门电路-教学文稿
3. CMOS电路的正确使用
（3）CMOS传输门组成的双向模拟开关 • 为了使输入保护电路电流容量不超限（一般为lmA），在可能出现较大输入 电流的场合，应采取以下保护措施： 3）在输入端接有长线时，可能因分布电容、分布电容产生寄生振荡，亦应 在长线与输入端之间加限流电阻，其阻值可按UDD/lmA计算，如图所示：
3. CMOS电路的正确使用
（3）CMOS传输门组成的双向模拟开关 • 为了使输入保护电路电流容量不超限（一般为lmA），在可能出现较大输入 电流的场合，应采取以下保护措施： 1）在输入端接低内阻信号源时，应在输入端与信号源之间串大限流电阻， 以保证输入保护二极管导通时，电流不超过lmA。 2）在输入端接有大电容时，应在输入端与电容之间接保护电阻RP，其阻值 可按UC/1mA计算。此处UC为电容上的电压(单位为V)。如图
高等职业教育数字化学习中心
电单工电击子此技处术 编辑母版标题样式
主 讲：
单击此处编辑母版标题样式
讲授内容
第二章：门电路与组合逻辑电路 知识点 CMOS门电路
1. 常用CMOS逻辑门
（1）CMOS非门电路
负载管 P 沟道 +UDD
GS
T2
A
D
Y
T1
GS 驱动管 N 沟道
Y= A
A= 1 时，T1导通， T2截止，Y = 0 PMOS管
3. CMOS电路的正确使用
（3）CMOS传输门组成的双向模拟开关 • 因为CMOS电路存在寄生三极管效应而产生的锁定效应，使其在电源电压 UDD超限、UI超限和UO超限时不能正常工作，所以首先应保证电源电压的波动 不超过限度，输入、输出电压不超过电源电压的范围。还可以采取以下的防护 措施： 2）在电源输入端UDD处加去耦电路，如图2-21所示，以确保UDD可能出现的 瞬间高压得到缓解。
第二章练习题
2－45逻辑电路如图2－77（a）所示，写出G和F的逻辑表达式，若非门的延迟为3ns，其它门的延迟为6ns，根据图2－77（b）所示A的输入波形，画出G和F的波形，并对输出波形加以说明。
2－46判断图2－79所示各电路是否存在险象。如果存在险象，说明险象类型，并通过修改逻辑设计消除险象。
2－17用一片4位全加器7483和尽量少的逻辑门，分别实现下列BCD码转换电路。
（1）8421码到5421码的转换。
（2）5421码到余3码的转换。
（3）余3码到5421码的转换。
2－18试用4位全加器7483和4位比较器7485实现一位8421BCD码全加器。
2－19试用4位全加器7483实现一位余3 BCD码加法器，允许附加其它器件。
3．（5分）分析图2－88所示电路，写出表达式，列出真值表，说明电路的逻辑功能。
4．（5分）分析图2－89所示电路，输入为余3码，说明该电路完成什么逻辑功能。
5．（5分）写出图2－90所示电路的输出函数表达式，列出真值表。
6．（5分）只用2输入与非门和异或门实现函数：
7．（10分）试用最少的与非门，设计一个组合电路，实现表2－27所示的逻辑功能。
2－23学校举办游艺会，规定男生持红票入场，女生持绿票入场，持黄票的人无论男女都可入场。如果一个人同时持有几种票，只要有符合条件的票就可以入场。试分别用与非门和或非门设计入场控制电路。
2－24一个走廊的两头和中间各有一个开关控制同一盏灯。无开关闭合时，电灯不亮；当电灯不亮时，任意拨动一个开关都使灯亮；当灯亮时，任意拨动一个开关都使灯熄灭。试用异或门实现该电灯控制电路。
2－3图2－7中的逻辑门均为TTL门。试问图中电路能否实现 ， ， 的功能？要求说明理由。
《数字逻辑电路》笔记(1-10章)
《数字逻辑电路》笔记（1-10章）第一章：引言1.1 数字系统的基本概念数字信号与模拟信号的区别在电子系统中，信号主要分为数字信号和模拟信号两大类。
数字信号是离散的，只取有限个数值，通常表示为二进制形式（ 0和1）；而模拟信号则是连续的，可以取任意值，如电压、电流等连续变化的物理量。
数字信号因其抗干扰能力强、易于存储和处理等特点，在现代电子系统中占据主导地位。
数字系统的优势数字系统相较于模拟系统具有显著优势：•准确性：数字信号不易受噪声干扰，能够保持较高的准确性。
•可靠性：数字电路中的元件具有明确的开关状态，减少了因元件老化或环境变化引起的故障。
•灵活性：数字系统易于通过编程或重新配置来改变功能，适应性强。
•集成度高：随着半导体技术的发展，数字电路可以高度集成，减小体积和功耗。
1.2 数制与编码二进制、八进制、十六进制及其转换在计算机科学中，常用的数制有二进制 Base（2）、八进制 Base（8）、十六进制 Base（16）。
二进制是计算机内部信息处理的基础，每位只能表示0或1；八进制和十六进制则用于简化二进制数的表示和计算。
•二进制到十进制的转换：通过将二进制数中的每一位乘以对应的权值 2的幂次方），然后求和得到十进制数。
•十进制到二进制的转换：通过不断除以2，取余数，从下往上排列余数得到二进制数。
•二进制与八进制、十六进制的转换：每三位二进制数对应一位八进制数，每四位二进制数对应一位十六进制数。
BCD码、格雷码等常用编码•BCD码 Binary-Coded（Decimal）：一种将十进制数的每一位用四位二进制数表示的编码方式，便于数字显示和计算。
•格雷码（ Gray（Code）：一种相邻两个数之间只有一位不同的二进制编码方式，常用于减少数字变化时的误差。
1.3 数字逻辑电路的应用领域计算机硬件数字逻辑电路是计算机硬件的基础，包括CPU、内存、I/O接口等部件。
通过逻辑门电路的组合，实现数据的存储、处理和传输。
《数字逻辑基础》-第02章(2)
险象的分类 按险象脉冲的极性分： 若险象脉冲为负极性脉冲，则称为“0”型险象； 若险象脉冲为正极性脉冲，则称为“1”型险象。 按输入变化前后，“正常的输出”是否应该变化分： 若输出本应静止不变，但险象使输出发生了不应有的短暂变化，则 称为静态险象； 在输出应该变化的情况下出现了险象，则称为动态险象。 四种组合险象示意：
静态“0”型险象 输出波形 静态“1”型险象 动态“0”型险象 动态“1”型险象 输入信号变化的时刻
2.5.2
险象的判断与消除
1. 用代数法判断及消除险象 继续考察函数 F AB A C 令B=1、C=1保持不变，令A变化，有：
F A 1 A 1 A A
再看，对F 作变换：
0101 0011 1 1001 „„ X „„ Y „„ C-1 „„ S
S≤ 9
结果 Z = S, W = 0
1 （2） 设 C1 ， X 5 Y 9 ， ，则 S X Y C1。因S >9，故S不是所求的Z， 15 须对S进行加6修正,而W应为1。
0101 1001 1 1111 „„ X „„ Y „„ C-1 „„ S 1 1 1 1 „„ S 的低4位 0 1 1 0 „„ 6 Z = 0101 结果 W = 1 1 0 1 0 1 „„ Z 丢弃
F A A A A
？
因 A 多经过非门，比 A 的变化有延时，故出现险象。
？
上式中出现
或 形式的项，这样的项会产生险象。
险象判断法： 对于逻辑表达式 F ( xn , xi , x1 ) ，考察 xi (i n 1) 变化、其他量不 变时是否产生险象，则将其他量的固定值代入式中。若得到的表达式 含有形如i xi 或i xi 形式的项，则该逻辑表达式可能产生险象。 x x
第2章 门电路和组合逻辑
东南大学电工电子实验中心实验报告课程名称：数字逻辑设计实践第二次实验实验名称：门电路与组合逻辑院（系）：专业：姓名：学号：实验室：实验组别：同组人员：实验时间：评定成绩：审阅教师：一、实验目的（1）掌握TTL 和CMOS 器件的静态特性和动态特性测量方法及这些特性对数字系统设计的影响；（2）掌握通过数字器件手册查看器件静态和动态特性参数； （3）掌握不同结构的数字器件之间的互连； （4）掌握OC 门和三态门的特性和使用方法； （5）加深示波器测量技术的训练；（6）掌握小规模组合逻辑的工程设计方法；（7）了解竞争和冒险的产生原因，消除方法，掌握用示波器和逻辑分析捕捉毛刺的方法。
二、实验仪器三、实验原理实验原理见教材第2章。
预习思考题如下：1、下图中的两个电路在实际工程中经常用到，其中反相器为74LS04，电路中的电阻起到了保证输出电平的作用。
分析电路原理，并根据器件的直流特性计算电阻值的取值范围。
N 个N 个（a ）（b ）答：①电路(a)使用条件是驱动门电路固定输出为低电平当OL V V =时，如果有N 个负载门且20>N ，将使max max OL IL I NI >，而m a x OL I I >将使max OL OL V V >，所以需如图（a ）所示接下拉电阻R 。
()()Ω=-=-≤≤-≤=12584.05.030max max max maxmax max max2N OL IL OL OL OL IL OL mAN VI NI V R V R I NI V R I②电路(b)使用条件是驱动门电路固定输出为高电平当OH V V =时，如果有N 个负载门且20>N ，将使max max O H IH I NI >，而m ax OH I I >将使min O H O H V V <，所以需如图（b ）所示接上拉电阻R 。
()()()Ω=--=--≤≥--≥-=k 5.114.002.07.2555530max max min minmax max min2N OH IH OH OH OH IH OH mAN VI NI V V R V R I NI V V R I V2、下图中的电阻起到了限制前一级输出电流的作用，根据器件的直流特性计算电阻值的取值范围。
数字电路知识点总结(精华版)
数字电路知识点总结(精华版)数字电路知识点总结（精华版）第一章数字逻辑概论一、进位计数制1.十进制与二进制数的转换2.二进制数与十进制数的转换3.二进制数与十六进制数的转换二、基本逻辑门电路第二章逻辑代数逻辑函数的表示方法有：真值表、函数表达式、卡诺图、逻辑图和波形图等。
一、逻辑代数的基本公式和常用公式1.常量与变量的关系A + 0 = A，A × 1 = AA + 1 = 1，A × 0 = 02.与普通代数相运算规律a。
交换律：A + B = B + A，A × B = B × Ab。
结合律：(A + B) + C = A + (B + C)，(A × B) × C = A ×(B × C)c。
分配律：A × (B + C) = A × B + A × C，A + B × C = (A + B) × (A + C)3.逻辑函数的特殊规律a。
同一律：A + A = Ab。
摩根定律：A + B = A × B，A × B = A + Bc。
关于否定的性质：A = A'二、逻辑函数的基本规则代入规则在任何一个逻辑等式中，如果将等式两边同时出现某一变量 A 的地方，都用一个函数 L 表示，则等式仍然成立，这个规则称为代入规则。
例如：A × B ⊕ C + A × B ⊕ C，可令 L = B ⊕ C，则上式变成 A × L + A × L = A ⊕ L = A ⊕ B ⊕ C。
三、逻辑函数的化简——公式化简法公式化简法就是利用逻辑函数的基本公式和常用公式化简逻辑函数，通常，我们将逻辑函数化简为最简的与或表达式。
1.合并项法利用 A + A' = 1 或 A × A' = 0，将二项合并为一项，合并时可消去一个变量。
组合逻辑电路
⒊ 8-3线优先编码器74LS148
7.2.2 译码器
将给定的二值代码转换为相应的输出信号或另一种形式 二值代码的过程，称为译码。 能实现译码功能的电路称为译码器（Decoder）。译码 是编码的逆过程。 ⒈ 工作原理 为便于分析理解，以2-4线译码器为例。
⒉ 3-8线译码器74LS138
⒊ 译码器应用举例 【例7-6】 试利用74LS138和门电路实现例7-3中要求的 3人多数表决逻辑电路。 解：3人表决逻辑最小项表达式为：
⑵ 现象Ⅱ
⒉ 竞争与冒险的含义 ⑴ 竞争：门电路输入端的两个互补输入信号同时向相反 的逻辑电平跳变的现象称为竞争。 ⑵ 冒险：门电路由于竞争而产生错误输出（尖峰脉冲） 的现象称为竞争-冒险。 对大多数组合逻辑电路来说，竞争现象是不可避免的。 但竞争不一定会产生冒险，而产生冒险必定存在竞争。
⒊ 判断产生竞争-冒险的方法 ⑴ 或（或非）门，在某种条件下形成 时， 会产生竞争现象；与（与非）门，在某种条件下形成 时，会产生竞争现象。 ⑵ 卡诺图中有相邻的卡诺圈相切。
8选1数据选择器74LS151／251
数据选择器应用 【例7-10】 试利用74LS151实现例7-3中要求的3人多 数表决逻辑电路。 解：3人表决逻辑最小项表达式为： Y＝
7.2.5 加法器
⒈ 半加器（Half Adder） ⑴ 定义：能够完成两个一位二进制数A和B相加的组 合逻辑电路称为半加器。 ⑵ 真值表：半加器真值表如表7-13，其中S为和， CO为进位。 ⑶ 逻辑表达式：S＝ ＝AB；CO＝AB ⑷ 逻辑符号：半加器逻辑符号如图7-20所示。
⒉ 全加器（Full Adder）
⑴ 定义：两个一位二进制数A、B与来自低位的进位 CI三者相加的组合逻辑电路称为全加器。
数字电路组合逻辑电路
分）,如下图。 2）数字电路与数字系统
元
辑
件
符
号
根据前面所述,提出数字电路地概念。数字电路是指以逻辑门为核心元件
连接关系
,以分立元件为辅助元件,根据设计电路所得元件引脚地连接关系组合而成地电路。
逻辑门地输入输出引脚承载地物理量是稳定地电压,只有高,低两种电平,在逻辑上
认为实现了1,0数字地传递。核心电路组合后,我们主要针对电路（函数）输入
形图体现地随时间数据变化地规律,就能找到时序电路地逻辑功能,但在组合电路里,转化为真值表
方法分析电路功能会更好。
8 1.2组合逻辑电路分析
组组合合逻逻辑析辑电电路路分分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
3）组合电路分析步骤 要分析逻辑电路功能,就要得到电路地逻辑图,转变为函数,真值表或波形图,然后按照 前面所述去分析其功能。 （1）根据逻辑门组成地电路,确定输入输出变量,从输入端开始,逐级写出每个逻辑门 地逻辑表达式,直到写出所有输出表达式为止。然后利用化简逻辑函数地方法对函数进 行化简,得到最简化地表达式。 （2）根据逻辑表达式列出真值表,根据真值表分析逻辑功能 （3）根据表达式与真值表分析电路地功能确定最后地电路功能,与实践相联系,确定 应用性功能。 该电路实现了或非门地功能。 （4）观察图形,分析电路可能存在地问题 实例1分析如图所示电路,要求: （1）列出逻辑表达式 （2）列真值表 （3）分析逻辑功能 （4）电路使用了几个芯片,哪里不合理？说明原因。
1
第3章
组合逻辑电路分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
言宜慢,心宜善
阅 解
推
逻辑 设计
2
组合逻辑电路分析 组合逻辑电路设计 电路竞争与冒险 常用组合逻辑电路
第2章逻辑函数与门网络(1)
2.1.2基本定律
2.1.3基本规则
•置换规则 •在任何一个包含变量A的逻辑等式中，如果将所有出现 A的位置都代之以一个逻辑函数，则等式仍然成立。 •Notice： • 常量不能被代入； • 用反变量代替原变量也符合代入规则。
•对偶规则 •反演规则（求反规则、求补规则）
2.1.4 常用公式
平均延迟时间tpd
CMOS 10~20ns
TTL 3~10ns
ECL 0.1~3ns
4 抗干扰能力
干扰容限VN VNL VNH
Vo
VoHmax VoH
VoHmin
VoLmax
VL VoLmin
VI
VIHmax VIH VIHmin VILmax
5 负载能力
拉电流负载 灌电流负载
2.2 逻辑函数及其描述方法
1）真值表 2）逻辑表达式 3）逻辑图 4）卡若图 5）标准表达式 举例说明
举重示意图 说明：
三名裁判A,B,C ;其中A为主裁判。
同意为1；否定为0；
Y 为裁判结果：y=1 ok；y=0 no
B
规则：必须有两个裁判同意，并
A 且需有主裁判同意，举重成功！
软件包（Package）:指明所用变量库 实体( Entity )：端口定义 结构(Architecture)：描述电路的功能
描述方法
结构级语言 直接写出总的输出方程 行为级描述方法
结构级语言
A
=1
G1
B
G1 <= A XOR B After 8 ns
其中 <= 为赋值符号 After 表明延时
1
卡若图化简
组合逻辑电路
电工学
（四）、逻辑函数的化简
20
在对逻辑函数进行化简时，一般是首先把逻辑函数 化为最简与或式，然后再将其转化为其它形式的最简式， 这是由于从最简与或表达式可以方便地转化为其它形式 的最简式。 在对逻辑函数进行化简时，一般是首先把逻辑函数 化为最简与或式，然后再将其转化为其它形式的最简 式，这是由于从最简与或表达式可以方便地转化为其 它形式的最简式。 在对逻辑函数化简时，主要应用前面讨论的逻辑代 数的基本公式和运算规则。
电工学
15
A B
C
F
信息与控制工程学院 电工电子教学与实验中心电工学课程组
电工学
[例8-2] 已知输出逻辑函数F与输入逻辑变量A、B、C 的波形图如下图所示，试列出该函数的真值表，写出函 数表达式，画出逻辑图。
A B
C
16
F
信息与控制工程学院 电工电子教学与实验中心电工学课程组
电工学
解：①根据波形图求真值表
电工学
1
组合逻辑电路
第八章
本章开始我们将介绍数字电路，数字电路与模拟电路是不 同的，它的特点是，输入与输出信号在时间上和大小上都是不 连续的，电子器件工作在非线性状态，数字电路主要研究输出 与输入信号之间的逻辑关系，因此也将其称为逻辑电路。
第一节 逻辑运算与逻辑门
数字逻辑电路中的输入变量和输出变量之间是逻辑关系，因此 在分析与设计数字逻辑电路时，要用到逻辑运算。本节将讨论逻 辑运算的基本规则和定律以及常用的逻辑门。
（2）由真值表可以确定输入信号 在不同状态下输出函数的状态， 如果输入变量和输出函数的1状态 用高电平表示，0状态用低电平表 示，则可以画出输出与输入之间 的波形图（也叫时序图）。
0 0 0 1 1 1 1 0 1 1 0 0 1 1
数字电子技术课后习题答案
ABACBC
BC
A
00 01 11 10
00
1
0
1
11
0
1
0
Y ABC
❖ 3.13某医院有一、二、三、四号病室4间，每室设有 呼叫按钮，同时在护士值班室内对应的装有一号、 二号、三号、四号4个指示灯。
❖ 现要求当一号病室的按钮按下时，无论其它病室的 按钮是否按下，只有一号灯亮。当一号病室的按钮 没有按下而二号病室的按钮按下时，无论三、四号 病室的按钮是否按下，只有二号灯亮。当一、二号 病室的按钮都未按下而三号病室的按钮按下时，无 论四号病室的按钮是否按下，只有三号灯亮。只有 在一、二、三号病室的按钮均未按下四号病室的按 钮时，四号灯才亮。试用优先编码器74148和门电路 设计满足上述控制要求的逻辑电路，给出控制四个 指示灯状态的高、低电平信号。
HP RI/BIN
I0
0/ Z1 0 10 ≥1
I1
1/ Z1 1 11
I2
2/ Z1 2 12 18
YS
I3
3/ Z1 3 13
I4
4/ Z1 4 14
YEX
I5
5/ Z1 5 15
I6
6/ Z1 6 16
I7
7/ Z1 7 17
Y0
V18
Y1
ST
E N
Y2
(b)
74148
(a)引脚图;(b)逻辑符号
A
00 01 11 10
00
0
0
1
11
1
0
1
Y AB BC AC
由于存在AC 项，不存在相切的圈，故无冒险。
❖ 4.1在用或非门组成的基本RS触发器中，已知 输入SD 、RD的波形图如下，试画出输出Q, Q
电工学组合逻辑电路
组
合
信号输入端 A
≥1
逻
信号控制端 B
F
辑
电
路 当 B = 0 时，F = A 门打开
当 B = 1 时，F = 1 门关闭
大连理工大学电气工程系
4
第 12
章 或门还可以起控制门的作用
组
合
信号输入端 A
≥1
逻
信号控制端 B
F
辑
电
路 当 B = 0 时，F = A 门打开
当 B = 1 时，F = 1 门关闭
大连理工大学电气工程系
第 12
章 二、 与门电路
组 合
＋U
真值表
逻 辑
AB F
F
00 0
电
路
A
01 0
B
10 0
11 1
A
&
F
B
6
F＝A·B A ·0 = 0 A ·1 = A A ·A = A A ·A = 0
与运算 （逻辑乘）
与逻辑和与门
大连理工大学电气工程系
7
第 12
章 与门也可以起控制门的作用
C3
CI CO
Σ CI CO
C2
Σ CI CO
C1
Σ
C0
CI CO
F4
F3
F2
F1
4 位全加器逻辑图
大连理工大学电气工程系
29
第
12
章
12.5 编码器
组 可实现编码功能的组合逻辑电路。
合
逻
辑
控制信息
编码器
二进制代码
电
路
二进制编码器
编码器的分类
普通编码器 二-十进制编码器
组合逻辑电路练习题和答案
第2章习题一、单选题1.若在编码器中有50个编码对象，则输出二进制代码位数至少需要（ B ）位。
A）5 B）6 C）10 D）502.一个16选1的数据选择器，其选择控制（地址）输入端有（ C ）个，数据输入端有（ D ）个，输出端有（ A ）个。
A）1 B）2 C）4 D）163.一个8选1的数据选择器，当选择控制端S2S1S0的值分别为101时，输出端输出（ D ）的值。
A）1 B）0 C）D4D）D54.一个译码器若有100个译码输出端，则译码输入端至少有（ C ）个。
A）5 B）6 C）7 D）85.能实现并-串转换的是（ C ）。
A）数值比较器B）译码器C）数据选择器D）数据分配器6.能实现1位二进制带进位加法运算的是（ B ）。
A）半加器B）全加器C）加法器D）运算器7.欲设计一个3位无符号数乘法器（即3×3），需要（）位输入及（ D ）位输出信号。
A）3，6 B）6，3 C）3，3 D）6，68.欲设计一个8位数值比较器，需要（）位数据输入及（ B ）位输出信号。
A）8，3 B）16，3 C）8，8 D）16，169. 4位输入的二进制译码器，其输出应有（ A ）位。
A）16 B）8 C）4 D）1二、判断题1. 在二——十进制译码器中，未使用的输入编码应做约束项处理。
（✓）2. 编码器在任何时刻只能对一个输入信号进行编码。
（✓）3. 优先编码器的输入信号是相互排斥的，不容许多个编码信号同时有效。
（✗）4. 编码和译码是互逆的过程。
（✓）5. 共阴发光二极管数码显示器需选用有效输出为高电平的七段显示译码器来驱动。
（✓）6. 3位二进制编码器是3位输入、8位输出。
（✗）7. 组合逻辑电路的特点是：任何时刻电路的稳定输出，仅仅取决于该时刻各个输入变量的取值，与电路原来的状态无关。
（✓）8. 半加器与全加器的区别在于半加器无进位输出，而全加器有进位输出。
（✗）9. 串行进位加法器的优点是电路简单、连接方便，而且运算速度快。
第二章组合逻辑电路分析-含动画
普通编码器对输入信号的要求是互相排斥，优先编码器无此约束 允许多个信号同时输入，但电路只对优先级别最高的信号进行编码 【例2-6】3位二进制优先编码器的设计。 解：（1）分析设计要求
8个输入信号（I0～I7） 3个输出信号（Y2～Y0） 编码规则：用000、001、010、011、100、101、
2． 4选1数据选择器
【例2-9】4选1数据选择器的设计。 解：（1）分析设计要求 4路数 据输 入信号 （D0、D1、D2、D3） 1路输出信号（Y） 2位选择控制信号（S1、S0） S1S0＝00时，Y＝D0； S1S0＝01时，Y＝D1； S1S0＝10时，Y＝D2； S1S0＝11时，Y=D3。
一个N×N的乘法器，有两个N位的乘数输入端及2N位乘积输出。
2.2.6 乘法器
2．乘法器的实现
以 4 × 4 乘 法 器 为 例 ， 乘 法 器 的 输 入 信 号 为 被 乘 数 A（A3A2A1A0） 及 乘 数 B （B3B2B1B0），输出为乘积P（P7~P0）。
部分积的计算可通过与门（AND）实现 若要将部分积移位相加，还需要3个4位加法器进行加法运算
2.2 常用的组合逻辑电路
编码器 译码器 数据选择器 数值比较器 加法器 乘法器
2.2.1 编码器
1．编码原理
编码是指用文字、符号或数字表示特定对象的过程 编码器就是实现编码操作的电路 编码器的结构框图：
I0～Im-1对应m个需要编码的输入信号 Yn-1～Y0对应n位的编码输出 为了保证每一个输入信号都对应一个唯一的编码，n和m之间的关系 应满足关系式 2n-1＜m≤2n 设计编码器关键在于编码规则，编码规则不同，设计的结果也完全不同
2.2.5 加法器
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
VCC
1kΩ ×10 & & & &
&
电工学（数字电路）
二.二进制编码器
3 位二进制编码器有 8 个输入端， 3 个输出端，所以常称为 8 线—3 线编码器，其功能真值表见下表：（输入为高电平有效）
第 二 章 组 合 逻 辑 电 路
编码器真值表 输 I0 1 0 0 0 0 0 0 0 I1 0 1 0 0 0 0 0 0 I2 0 0 1 0 0 0 0 0 I3 0 0 0 1 0 0 0 0 I4 0 0 0 0 1 0 0 0 入 I5 I6 0 0 0 0 0 1 0 0 I7 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 输 A2 0 0 0 0 1 1 1 1 出 A1 0 0 1 1 0 0 1 1 A0 0 1 0 1 0 1 0 1
VCC S0 S1 S2 S3 S4 S5 S6 S7 S8 S9 1k Ω × 10
A
B
C
D
&
&
&
&
电工学（数字电路）
（4）增加控制使能标志GS ：
A B C D
≥1
GS
当按下S0～S9
第 二 章 组 合 逻 辑 电 路
任意一个键时， GS=1，表示有 信号输入； 当S0～S9均没 按下时，GS=0， 表示没有信号 输入。
解：（1）根据题目要求，列出真值表：
第 二 章 组 合 逻 辑 电 路
电工学（数字电路）
（2）用卡诺图进行化简。（注意利用无关项）
第 二 章 组 合 逻 辑 电 路
电工学（数字电路）
第 二 章 组 合 逻 辑 电 路
（3）由逻辑表达式 画出逻辑图。
电工学（数字电路）
2.4 组合逻辑模块及其应用
2.4.1
第 二 章 组 合 逻 辑 电 路
编码器
一.编码器的基本概念及工作原理
编码——将特定的逻辑信号编为一组二进制代码。 能够实现编码功能的逻辑部件称为编码器。 一般而言，N个不同的信号，至少需要n位二进制数编码。 N和n之间满足下列关系:
2n≥N
电工学（数字电路）
例：设计一个键控8421BCD码编码器。
2.3 组合逻辑电路的设计方法
设计过程的基本步骤： 第 二 章 组 合 逻 辑 电 路
小规模（SSI）中规模（MSI）大规模（LSI）超大规模（VLSI）
例2.3.1：设计一个三人表决电路，结果按“少数服从多数”的原则决 定。 解：（1）列真值表： （2）由真值表写出逻辑表达式：
L ABC ABC ABC ABC
组合电路就是由门电路组合而成，电路中没有记忆单元，没有反 馈通路。 每一个输出变量是全部或部分 输入变量的函数： L1=f1（A1、A2、…、Ai） L2=f2（A1、A2、…、Ai） …… Lj=fj（A1、A2、…、Ai）
电工学（数字电路）
2.2、组合逻辑电路的分析方法
分析过程一般包含4个步骤：
电工学（数字电路）
C S2 S3 S7 S9 S7 3 S6 2 S3 S 6 1 5 7 1 D S S S S S S S3 S5 S 7 S9
重新整理得： 第 A S8 S9 二 B S 4 S5 S 6 S7 章 C S 2 S3 S6 S7 组 D S1 S 3 S 5 S 7 S 9 合 逻 辑 电 （3）由表达式画 路 出逻辑图：
A VCC B C D
第 二 章 组 合 逻 辑 电 路
S0 S1 S2 S3 S4 S5 S6 S7 S8 S9
1k Ω ×10
电工学（数字电路）
解：（1）列出真值表：
第 二 章 组 合 逻 辑 电 路 （2）由真值表写出各输出的逻辑表达式为：
A S8 S 9 S8 S 9
B S 4 S5 S 6 S 7 S 4 S5 S 6 S 7
第 二 章 组 合 逻 辑 电 路
例3.3.1：组合电路如图所示，分析该电路的逻辑功能。
电工学（数字电路）
解：（1）由逻辑图逐级写出逻辑表达式。为了写表达式方便， 借助中间变量P。
第 二 （2）化简与变换： 章 组 合 逻（3）由表达式列出真值表。 辑 电 （4）分析逻辑功能 ： 路 当A、B、C三个变量不一致时， 电路输出为“1”，所以这个电路 称为“不一致电路”。 电工学（数字电路）
（3）化简。
电工学（数字电路）
得最简与—或表达式： L AB BC AC
（4）画出逻辑图。 第 二 章 组 合 逻 辑 电 路
如果，要求用与非门实现该逻辑电路，就应将表 达式转换成与非—与非表达式：
画出逻辑图如图所示。
电工学（数字电路）
例2.3.2：设计一个电话机信号控制电路。电路有I0（火警）、
I1（盗警）和I2（日常业务）三种输入信号，通过排队电路分别 从L0、L1、L2输出，在同一时间只能有一个信号通过。如果同 第 二 章 组 合 逻 辑 电 路
时有两个以上信号出现时，应首先接通火警信号，其次为盗警
信号，最后是日常业务信号。试按照上述轻重缓急设计该信号
控制电路。要求用集成门电路7400（每片含4个2输入端与非门）
实现。
解：（1）列真值表：
电工学（数字电路）
（2）由真值表写出各输出的逻辑表达式：
第 二 章 组 合 逻 辑 电 路
（3）根据要求，将上式转换为与非表达式：
电工学（数字电路）
（4）画出逻辑图。 第 二 章 组 合 逻 辑 电 路
电工学（数字电路）
例2.3.3：设计一个将余3码变换成8421BCD码的组合逻辑电路。
第 二 章 组 合 逻 辑 电 路
第二章 组合逻辑电路 (combinition logic circuit)
2.1组合逻辑电路的特点
2.2、组合逻辑电路的分析方法 2.3 组合逻辑电路的设计方法
2.4 组合逻辑模块及其应用
2.1组合逻辑电路的特点
第 二 章 组 合 逻 辑 电 路 电路任一时刻的输出状态只决定于该时刻各输入状态 的组合，而与电路的原状态无关。
电工学（数字电路）
由真值表写出各输出的逻辑表达式为：
A2 I 4 I 5 I 6 I 7
第 二 章 组 合 逻 辑 电 路
A1 I 2 I 3 I 6 I 7
A0 I1 I 3 I 5 I 7