SiP系统级封装设计仿真技术
合集下载
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Ｍ ｉｃｒｏｅｌｅｃｔｒｏｎｉｃ Ｔｅｃｈｎｏｌｏｇｙ
ＳｉＰ系统级封装 设计仿真技术
李 扬
（奥 肯 思 科 技 有 限 公 司 ，北 京 １０００４５）
摘 要 ：ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）系 统 级 封 装 技 术 正 成 为 当前 电 子 技 术 发 展 的 热 点 ，国 际 国 内许 多研 究 院 所 和 公 司 已
０ 引 言 ＳｉＰ 系 统 级 封 装 是 一 种 最 新 的 电 子 封 装 和 系 统 集 成
技 术 ，目前 正 成 为 电 子 技 术 发 展 的 热 点 ，受 到 了 来 自多 方 面 的 关 注 。 这 些 关 注 者 既 来 源 于 传 统 的 封 装 Ｐａｃｋａｇｅ 设 计 者 ，也 来 源 于 传 统 的 ＭＣＭ 设 计 者 ，更 多 来 源 于 传 统 的 ＰＣＢ 设 计 者 ，甚 至 ＳｏＣ的 设 计 者 也 开 始 密 切 关 注 ＳｉＰ。
ａｎｄ ｄｏｍｅｓｔｉｃ ｒｅｓｅａｒｃｈ ｉｎｓｔｉｔｕｔｅｓ ａｎｄ ｃｏｍｐａｎｉｅｓ ｓｅｅ ＳｉＰ ｔｅｃｈｎｏｌｏｇｙ ａｓ ａｎ ｉｍｐｏｒｔａｎｔ ｄｅｖｅｌｏｐｍｅｎｔ ｄｉｒｅｃｔｉｏｎ．Ｔｈｉｓ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ＳｉＰ
ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ，ｂａｓｅｄ ｏｎ ｐｒａｃｔｉｃａｌ ｅｎｇｉｎｅｅｒｉｎｇ ｐｒｏｊｅｃｔｓ，ｄｅｓｃｒ ｉｂｅｓ ｔｈｅ ｌａｔｅｓｔ ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｉｏｎ
经 将 ＳｉＰ技 术 作 为 最 新 的 重要 发 展 方 向 。 首 先 阐 述 了 ＳｉＰ 系 统 级 封 装 的 设 计 仿 真 技 术 及 应 用 ，然后 结 合 实 际 工 程 项
目 ，详 细 介 绍 了 ＳｉＰ 最 新 的 设 计 和 仿 真 方 法 ，并 提 出 ＳｉＰ设 计 仿 真 中 应 注 意 的 问 题 。
和 Ｐａｃｋａｇｅ比 较 而 言 ，ＳｉＰ是 系 统 级 的 多 芯 片 封 装 ， 能 够 完 成 独 立 的 系 统 功 能。和 ＭＣＭ 比 较 而 言 ，ＳｉＰ是 ３Ｄ 立 体 化 的 多 芯 片 封 装 ，其 ３Ｄ 主 要 体 现 在 芯 片 堆 叠 和 基 板 腔 体 上 。 同 时 ，ＳｉＰ 的 规 模 和 所 能 完 成 的 功 能 也 比 ＭＣＭ 有 较 大 提 升 。 和 ＰＣＢ 比 较 而 言 ，ＳｉＰ技 术 的 优 势 主
同 时 ，为 了 先 导 的 ＩＣ芯 片 设 计 以 及 后 续 ＰＣＢ设 计 协 同 ，ＳｉＰ设 计 中 会 应 用 到 多 版 图 项 目设 计 技 术 。
图 １给 出 了 ＩＣ裸 芯 片 、ＳｉＰ封 装 、ＰＣＢ板 级 系 统 三 者 之 间 的 关 系 。ＩＣ裸 芯 片 被 封 装 在 ＳｉＰ 中 ，ＳｉＰ又 被 安 装
ｍｅｔｈｏｄｓ， ａｎｄ ｐｕｔｓ ｆｏｒｗａｒｄ ｔｈｅ ｐｒｏｂｌｅｍ ｓ ｔｈａｔ ｓｈｏｕｌｄ ｂｅ ｐａｉｄ ａｔｔｅｎｔｉｏｎ ｔｏ ｉｎ ＳｉＰ ｄｅｓｉｇｎ ａｎｄ ｓｉｍ ｕｌａｔｉｏｎ ｐｒｏｃｅｓｓ． Ｋｅｙ ｗｏｒｄｓ：ＳｉＰ－ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ；ｂｏｎｄ ｗｉｒｅ；ｃａｖｉｔｙ；ｃｈｉｐ ｓｔａｃｋ；ＳｉＰ ｓｉｍｕｌａｔｉｏｎ
包 含 的 技 术 有 ：键 合 线 （Ｗｉｒｅ Ｂｏｎｄｉｎｇ）、芯 片 堆 叠 （Ｄｉｅ Ｓｔａｃｋｓ）、腔 体 （Ｃａｖｉｔｙ）、倒 装 焊 （Ｆｌｉｐ Ｃｈｉｐ）及 重 分 布 层 （ＲＤＬ）、高 密 度 基 板 （ＨＤＩ）、埋 入 式 无 源 元 件 （Ｅｍｂｅｄｄｅｄ Ｐａｓｓｉｖｅ）、参 数 化 射 频 电 路 （ＲＦ）等 技 术 。
关 键 词 ：ＳｉＰ一系统 级 封 装 ；键 合 线 ；腔 体 ；芯 片 堆 叠 ；ＳｉＰ 仿 真
中 图 分 类 号 ：ＴＮ６０３．５
文 献 标 识 码 ：Ａ
ＤＯＩ：１０．１６１５７／ｊ．ｉｓｓｎ．０２５８－７９９８．２０１７．０７．０１２
中 文 引 用 格 式 ：李 扬 ．ＳｉＰ 系 统 级 封 装 设 计 仿 真 技 术 ［Ｊ】．电 子 技 术 应 用 ，２０１７，４３（７）：４７—５０，５４． 英 文 引 用 格 式 ：Ｌｉ Ｙａｎｇ．ＳｉＰ—ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ［Ｊ］．Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｅｌｅｃｔｒ ｏｎｉｃ Ｔｅｃｈｎｉｑｕｅ，２０１７，４３ （７）：４７－５０，５４．
要 体 现 在 小 型 化 、低 功 耗 、高 性 能 方 面 。 实 现 和 ＰＣＢ 同 样 的 功 能 ，ＳｉＰ只 需 要 ＰＣＢ 面 积 的 １０～２０％左 右 ，功 耗 的 ４０％左 右 ， 性 能 也 会 有 较 大 的 提 升 。 和 ＳｏＣ 比 较 而 言 ， ＳｉＰ技 术 的 优 势 体 现 在 周 期 短 、成 本 低 、易 成 功 等 方 面 。
实 现 同 样 的 功 能 ，ＳｉＰ只 需 要 ＳｏＣ 研 发 时 间 的 １０—２０％ ，
成 本 的 １０－１５％左 右 ，并 且 更 容 易 取 得 成 功 。
１应 用 在 ＳｉＰ 设 计 仿 真 中 的 技 术
ＳｉＰ设 计 是 集 高 级 封 装 设 计 、ＭＣＭ 设 计 、ＰＣＢ设 计 之 大 成 ，同 时 又 和 ＩＣ设 计 密 切 相 关 。 在 ＳｉＰ设 计 中 ，主 要
ＳｉＰ－ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ
Ｌｉ￣ ａｎｇ （ＡｃｃｏｎＳｙｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ，Ｂｅｉｊｉｎｇ １０００４５，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）ｔｅｃｈｎｏｌｏｇｙ ｉｓ ｂｅｃｏｍｉｎｇ ａ ｈｏｔ ｓｐｏｔ ｏｆ ｃｕｒｒｅｎｔ ｅｌｅｃｔｒｏｎｉｃ ｔｅｃｈｎｏｌｏｇ ｙ ｄｅｖｅｌｏｐｍｅｎｔ，ｍａｎｙ ｉｎｔｅｒｎａｔｉｏｎａｌ
ＳｉＰ系统级封装 设计仿真技术
李 扬
（奥 肯 思 科 技 有 限 公 司 ，北 京 １０００４５）
摘 要 ：ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）系 统 级 封 装 技 术 正 成 为 当前 电 子 技 术 发 展 的 热 点 ，国 际 国 内许 多研 究 院 所 和 公 司 已
０ 引 言 ＳｉＰ 系 统 级 封 装 是 一 种 最 新 的 电 子 封 装 和 系 统 集 成
技 术 ，目前 正 成 为 电 子 技 术 发 展 的 热 点 ，受 到 了 来 自多 方 面 的 关 注 。 这 些 关 注 者 既 来 源 于 传 统 的 封 装 Ｐａｃｋａｇｅ 设 计 者 ，也 来 源 于 传 统 的 ＭＣＭ 设 计 者 ，更 多 来 源 于 传 统 的 ＰＣＢ 设 计 者 ，甚 至 ＳｏＣ的 设 计 者 也 开 始 密 切 关 注 ＳｉＰ。
ａｎｄ ｄｏｍｅｓｔｉｃ ｒｅｓｅａｒｃｈ ｉｎｓｔｉｔｕｔｅｓ ａｎｄ ｃｏｍｐａｎｉｅｓ ｓｅｅ ＳｉＰ ｔｅｃｈｎｏｌｏｇｙ ａｓ ａｎ ｉｍｐｏｒｔａｎｔ ｄｅｖｅｌｏｐｍｅｎｔ ｄｉｒｅｃｔｉｏｎ．Ｔｈｉｓ ｐａｐｅｒ ｉｎｔｒｏｄｕｃｅｓ ＳｉＰ
ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ，ｂａｓｅｄ ｏｎ ｐｒａｃｔｉｃａｌ ｅｎｇｉｎｅｅｒｉｎｇ ｐｒｏｊｅｃｔｓ，ｄｅｓｃｒ ｉｂｅｓ ｔｈｅ ｌａｔｅｓｔ ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｉｏｎ
经 将 ＳｉＰ技 术 作 为 最 新 的 重要 发 展 方 向 。 首 先 阐 述 了 ＳｉＰ 系 统 级 封 装 的 设 计 仿 真 技 术 及 应 用 ，然后 结 合 实 际 工 程 项
目 ，详 细 介 绍 了 ＳｉＰ 最 新 的 设 计 和 仿 真 方 法 ，并 提 出 ＳｉＰ设 计 仿 真 中 应 注 意 的 问 题 。
和 Ｐａｃｋａｇｅ比 较 而 言 ，ＳｉＰ是 系 统 级 的 多 芯 片 封 装 ， 能 够 完 成 独 立 的 系 统 功 能。和 ＭＣＭ 比 较 而 言 ，ＳｉＰ是 ３Ｄ 立 体 化 的 多 芯 片 封 装 ，其 ３Ｄ 主 要 体 现 在 芯 片 堆 叠 和 基 板 腔 体 上 。 同 时 ，ＳｉＰ 的 规 模 和 所 能 完 成 的 功 能 也 比 ＭＣＭ 有 较 大 提 升 。 和 ＰＣＢ 比 较 而 言 ，ＳｉＰ技 术 的 优 势 主
同 时 ，为 了 先 导 的 ＩＣ芯 片 设 计 以 及 后 续 ＰＣＢ设 计 协 同 ，ＳｉＰ设 计 中 会 应 用 到 多 版 图 项 目设 计 技 术 。
图 １给 出 了 ＩＣ裸 芯 片 、ＳｉＰ封 装 、ＰＣＢ板 级 系 统 三 者 之 间 的 关 系 。ＩＣ裸 芯 片 被 封 装 在 ＳｉＰ 中 ，ＳｉＰ又 被 安 装
ｍｅｔｈｏｄｓ， ａｎｄ ｐｕｔｓ ｆｏｒｗａｒｄ ｔｈｅ ｐｒｏｂｌｅｍ ｓ ｔｈａｔ ｓｈｏｕｌｄ ｂｅ ｐａｉｄ ａｔｔｅｎｔｉｏｎ ｔｏ ｉｎ ＳｉＰ ｄｅｓｉｇｎ ａｎｄ ｓｉｍ ｕｌａｔｉｏｎ ｐｒｏｃｅｓｓ． Ｋｅｙ ｗｏｒｄｓ：ＳｉＰ－ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ；ｂｏｎｄ ｗｉｒｅ；ｃａｖｉｔｙ；ｃｈｉｐ ｓｔａｃｋ；ＳｉＰ ｓｉｍｕｌａｔｉｏｎ
包 含 的 技 术 有 ：键 合 线 （Ｗｉｒｅ Ｂｏｎｄｉｎｇ）、芯 片 堆 叠 （Ｄｉｅ Ｓｔａｃｋｓ）、腔 体 （Ｃａｖｉｔｙ）、倒 装 焊 （Ｆｌｉｐ Ｃｈｉｐ）及 重 分 布 层 （ＲＤＬ）、高 密 度 基 板 （ＨＤＩ）、埋 入 式 无 源 元 件 （Ｅｍｂｅｄｄｅｄ Ｐａｓｓｉｖｅ）、参 数 化 射 频 电 路 （ＲＦ）等 技 术 。
关 键 词 ：ＳｉＰ一系统 级 封 装 ；键 合 线 ；腔 体 ；芯 片 堆 叠 ；ＳｉＰ 仿 真
中 图 分 类 号 ：ＴＮ６０３．５
文 献 标 识 码 ：Ａ
ＤＯＩ：１０．１６１５７／ｊ．ｉｓｓｎ．０２５８－７９９８．２０１７．０７．０１２
中 文 引 用 格 式 ：李 扬 ．ＳｉＰ 系 统 级 封 装 设 计 仿 真 技 术 ［Ｊ】．电 子 技 术 应 用 ，２０１７，４３（７）：４７—５０，５４． 英 文 引 用 格 式 ：Ｌｉ Ｙａｎｇ．ＳｉＰ—ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ［Ｊ］．Ａｐｐｌｉｃａｔｉｏｎ ｏｆ Ｅｌｅｃｔｒ ｏｎｉｃ Ｔｅｃｈｎｉｑｕｅ，２０１７，４３ （７）：４７－５０，５４．
要 体 现 在 小 型 化 、低 功 耗 、高 性 能 方 面 。 实 现 和 ＰＣＢ 同 样 的 功 能 ，ＳｉＰ只 需 要 ＰＣＢ 面 积 的 １０～２０％左 右 ，功 耗 的 ４０％左 右 ， 性 能 也 会 有 较 大 的 提 升 。 和 ＳｏＣ 比 较 而 言 ， ＳｉＰ技 术 的 优 势 体 现 在 周 期 短 、成 本 低 、易 成 功 等 方 面 。
实 现 同 样 的 功 能 ，ＳｉＰ只 需 要 ＳｏＣ 研 发 时 间 的 １０—２０％ ，
成 本 的 １０－１５％左 右 ，并 且 更 容 易 取 得 成 功 。
１应 用 在 ＳｉＰ 设 计 仿 真 中 的 技 术
ＳｉＰ设 计 是 集 高 级 封 装 设 计 、ＭＣＭ 设 计 、ＰＣＢ设 计 之 大 成 ，同 时 又 和 ＩＣ设 计 密 切 相 关 。 在 ＳｉＰ设 计 中 ，主 要
ＳｉＰ－ｓｙｓｔｅｍ ｉｎ ｐａｃｋａｇｅ ｄｅｓｉｇｎ ａｎｄ ｓｉｍｕｌａｔｉｏｎ ｔｅｃｈｎｏｌｏｇｙ
Ｌｉ￣ ａｎｇ （ＡｃｃｏｎＳｙｓ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏ．，Ｌｔｄ，Ｂｅｉｊｉｎｇ １０００４５，Ｃｈｉｎａ）
Ａｂｓｔｒａｃｔ：ＳｉＰ（Ｓｙｓｔｅｍ ｉｎ Ｐａｃｋａｇｅ）ｔｅｃｈｎｏｌｏｇｙ ｉｓ ｂｅｃｏｍｉｎｇ ａ ｈｏｔ ｓｐｏｔ ｏｆ ｃｕｒｒｅｎｔ ｅｌｅｃｔｒｏｎｉｃ ｔｅｃｈｎｏｌｏｇ ｙ ｄｅｖｅｌｏｐｍｅｎｔ，ｍａｎｙ ｉｎｔｅｒｎａｔｉｏｎａｌ